公开(公告)号：CN103137495B

公开(公告)日：2017-04-12

申请号：CN201210504910.4

申请日：2012-11-30

Applicant: 株式会社半导体能源研究所

Inventor： 恵木勇司 ,  须泽英臣 ,  笹川慎也

IPC: H01L21/336

CPC classification number: H01L29/7869 ,  H01L21/0206 ,  H01L21/02565 ,  H01L21/44 ,  H01L21/465 ,  H01L21/4757 ,  H01L21/47635 ,  H01L27/1225 ,  H01L27/1255 ,  H01L27/127 ,  H01L27/14616 ,  H01L29/045 ,  H01L29/0684 ,  H01L29/66969 ,  H01L29/78603 ,  H01L29/78693

Abstract: 本发明以高成品率提供即使具有微型的结构也具有高电特性的晶体管。本发明在包括该晶体管的半导体装置中也实现高性能化、高可靠性化及高生产化。在具有依次层叠有氧化物半导体层、栅极绝缘层及在侧面设置有侧壁绝缘层的栅电极层的晶体管的半导体装置中，以与氧化物半导体层及侧壁绝缘层接触的方式设置源电极层及漏电极层。在该半导体装置的制造工序中，以覆盖氧化物半导体层、侧壁绝缘层及栅电极层上的方式层叠导电层及层间绝缘层，通过化学机械抛光法去除栅电极层上的层间绝缘层及导电层，来形成源电极层及漏电极层。在形成栅极绝缘层之前，对氧化物半导体层进行洗涤处理。

公开(公告)号：CN101728277B

公开(公告)日：2016-12-21

申请号：CN200910207025.8

申请日：2009-10-23

Applicant: 株式会社半导体能源研究所

Inventor： 伊藤俊一 ,  细羽幸 ,  須沢英臣 ,  笹川慎也 ,  村冈大河

IPC: H01L29/786 ,  H01L27/12 ,  H01L21/34

CPC classification number: H01L29/66969 ,  H01L27/1214 ,  H01L27/1225 ,  H01L27/1288 ,  H01L29/7869

Abstract: 本发明涉及半导体器件的制造方法。本发明的一个目的在于以通过减少曝光掩模数量而简化光刻处理的方式制造成本低、生产率高的包括氧化物半导体的半导体器件。在包括沟道蚀刻反向交错薄膜晶体管的半导体器件的制造方法中，使用利用多色调掩模形成的掩模层蚀刻氧化物半导体膜和导电膜，多色调掩模是通过其光透射成具有多种光强的曝光掩模。在蚀刻步骤中，通过使用蚀刻气体的干蚀刻进行第一蚀刻步骤，通过使用蚀刻剂的湿蚀刻进行第二蚀刻步骤。

公开(公告)号：CN102903759B

公开(公告)日：2016-08-03

申请号：CN201210403155.0

申请日：2008-09-02

Applicant: 株式会社半导体能源研究所

Inventor： 宫入秀和 ,  笹川慎也 ,  石塚章广

IPC: H01L29/786 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/6675 ,  H01L29/04 ,  H01L29/66765 ,  H01L29/78696 ,  H01L33/0058 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明揭示了薄膜晶体管和显示设备的制造方法，并且提供一种漏电流小且可靠性高的半导体装置的制造方法。在薄膜晶体管的制造方法中，通过利用抗蚀掩模进行蚀刻来在薄膜晶体管中形成背沟道部，通过去掉该抗蚀掩模并蚀刻所述背沟道部的一部分，去掉残存于背沟道部上的蚀刻残渣等，由此可以降低产生的漏电流。当进一步蚀刻背沟道部时，可以以无偏向的干法蚀刻来进行。

公开(公告)号：CN105448969A

公开(公告)日：2016-03-30

申请号：CN201510834526.4

申请日：2009-10-26

Applicant: 株式会社半导体能源研究所

Inventor： 須沢英臣 ,  笹川慎也 ,  村冈大河 ,  伊藤俊一 ,  细羽幸

IPC: H01L29/66 ,  H01L29/786 ,  H01L27/12

CPC classification number: H01L29/66969 ,  H01L27/1225 ,  H01L27/1288 ,  H01L29/66742 ,  H01L29/78621 ,  H01L29/7869

Abstract: 本发明涉及半导体装置的制造方法，其一个目的在于通过缩减曝光掩模数简化光刻工序，以低成本且高生产率地制造具有氧化物半导体的半导体装置。在具有沟道蚀刻结构的反交错型薄膜晶体管的半导体装置的制造方法中，使用由透过的光成为多个强度的曝光掩模的多级灰度掩模形成的掩模层进行氧化物半导体膜以及导电膜的蚀刻工序。在蚀刻工序中，第一蚀刻工序采用使用蚀刻液的湿蚀刻，而第二蚀刻工序采用使用蚀刻气体的干蚀刻。

公开(公告)号：CN102945862B

公开(公告)日：2016-02-24

申请号：CN201210332037.5

申请日：2009-10-23

Applicant: 株式会社半导体能源研究所

Inventor： 伊藤俊一 ,  细羽幸 ,  須沢英臣 ,  笹川慎也 ,  村冈大河

IPC: H01L29/786 ,  H01L27/12

CPC classification number: H01L29/66969 ,  H01L27/1214 ,  H01L27/1225 ,  H01L27/1288 ,  H01L29/7869

Abstract: 本发明涉及半导体器件的制造方法。本发明的一个目的在于以通过减少曝光掩模数量而简化光刻处理的方式制造成本低、生产率高的包括氧化物半导体的半导体器件。在包括沟道蚀刻反向交错薄膜晶体管的半导体器件的制造方法中，使用利用多色调掩模形成的掩模层蚀刻氧化物半导体膜和导电膜，多色调掩模是通过其光透射成具有多种光强的曝光掩模。在蚀刻步骤中，通过使用蚀刻气体的干蚀刻进行第一蚀刻步骤，通过使用蚀刻剂的湿蚀刻进行第二蚀刻步骤。

公开(公告)号：CN104704638A

公开(公告)日：2015-06-10

申请号：CN201380054450.2

申请日：2013-10-09

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  须泽英臣 ,  笹川慎也 ,  田中哲弘

IPC: H01L29/786 ,  H01L21/28 ,  H01L21/316 ,  H01L21/318 ,  H01L21/336 ,  H01L21/365 ,  H01L21/8234 ,  H01L21/8242 ,  H01L21/8247 ,  H01L27/08 ,  H01L27/088 ,  H01L27/105 ,  H01L27/108 ,  H01L27/115 ,  H01L29/417 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L21/02565 ,  H01L21/02617 ,  H01L21/02631 ,  H01L27/1156 ,  H01L29/26 ,  H01L29/66969 ,  H01L29/78 ,  H01L29/7869 ,  H01L29/78693 ,  H01L29/78696

Abstract: 通过抑制其电特性的变化来提供一种包括氧化物半导体的极可靠半导体器件。氧从设置在氧化物半导体层下面的基绝缘层以及设置在氧化物半导体层之上的栅绝缘层提供给其中形成沟道的区域，由此填充可能在沟道中生成的氧空位。此外，抑制通过氧化物半导体层中形成的沟道附近的源电极层或漏电极层从氧化物半导体层提取氧，由此抑制可能在沟道中生成的氧空位。

公开(公告)号：CN103872141A

公开(公告)日：2014-06-18

申请号：CN201410112160.5

申请日：2009-10-23

Applicant: 株式会社半导体能源研究所

Inventor： 須沢英臣 ,  笹川慎也 ,  村冈大河

IPC: H01L29/786 ,  H01L27/12

CPC classification number: H01L27/1288 ,  H01L27/1214 ,  H01L27/1225 ,  H01L29/7869

Abstract: 本公开涉及半导体装置及其制造方法。一种半导体装置包括：具有绝缘表面的衬底；在所述衬底上的栅电极层；与所述栅电极层重叠的氧化物半导体层；在所述氧化物半导体层和所述栅电极层之间的栅极绝缘层；以及在所述氧化物半导体层上的源电极层和漏电极层，其中，所述氧化物半导体层延伸超过所述源电极层和所述漏电极层的外侧边缘，且其中，所述氧化物半导体层的超过所述源电极层和所述漏电极层的所述外侧边缘定位的端部每个都包括台阶。

公开(公告)号：CN103797620A

公开(公告)日：2014-05-14

申请号：CN201280044740.4

申请日：2012-09-07

Applicant: 株式会社半导体能源研究所

Inventor： 田岛亮太 ,  山崎舜平 ,  小国哲平 ,  长多刚 ,  笹川慎也 ,  栗城和贵

IPC: H01M4/13 ,  H01G11/22 ,  H01M4/134

CPC classification number: H01M4/133 ,  B82Y30/00 ,  H01M4/134 ,  H01M4/1395 ,  H01M4/366 ,  H01M4/386 ,  H01M4/625 ,  H01M10/0525 ,  H01M10/465 ,  Y02E60/122 ,  Y02T10/7011

Abstract: 提供一种蓄电装置,具有大的充/放电容量和较低的由于充/放电所导致的电池特性的劣化，并能够进行急速充/放电。一种蓄电装置包括负电极。该负电极包括集电体及设置在集电体上的活性物质层，活性物质层包括从集电体突出的多个突起及设置在该多个突起上的石墨烯。多个突起的轴朝向同一方向。另外，在集电体和多个突起之间也具有共同部。

公开(公告)号：CN101728276B

公开(公告)日：2014-04-30

申请号：CN200910207024.3

申请日：2009-10-23

Applicant: 株式会社半导体能源研究所

Inventor： 須沢英臣 ,  笹川慎也 ,  村冈大河

IPC: H01L29/786 ,  H01L27/12

CPC classification number: H01L27/1288 ,  H01L27/1214 ,  H01L27/1225 ,  H01L29/7869

Abstract: 在具有沟道蚀刻结构的反交错型薄膜晶体管的半导体装置的制造方法中，使用由透过的光成为多个强度的曝光掩模的多级灰度掩模形成的掩模层对氧化物半导体膜以及导电膜进行蚀刻。作为蚀刻工序，采用使用蚀刻气体的干蚀刻。

公开(公告)号：CN103681805A

公开(公告)日：2014-03-26

申请号：CN201310419349.4

申请日：2013-09-13

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  须泽英臣 ,  笹川慎也 ,  仓田求 ,  津吹将志

IPC: H01L29/423 ,  H01L21/283

CPC classification number: H01L29/66969 ,  H01L21/02565 ,  H01L27/1225 ,  H01L27/127 ,  H01L27/14616 ,  H01L27/14689 ,  H01L29/7869 ,  H01L29/78696 ,  H01L29/66742

Abstract: 本发明涉及半导体装置及半导体装置的制造方法。本发明提供一种晶体管的导通特性得到提高且能够实现高速响应、高速驱动的半导体装置。并且，制造可靠性高且示出稳定的电特性的半导体装置。本发明的一个方式是具有晶体管的半导体装置，该晶体管包括：第一氧化物层；第一氧化物层上的氧化物半导体层；与氧化物半导体层接触的源电极层及漏电极层；氧化物半导体层上的第二氧化物层；第二氧化物层上的栅极绝缘层；以及栅极绝缘层上的栅电极层，其中，第二氧化物层的边缘部及栅极绝缘层的边缘部与源电极层及漏电极层重叠。