-
公开(公告)号：CN105006487A
公开(公告)日：2015-10-28
申请号：CN201510411880.6
申请日：2015-07-14
Applicant: 北京大学
IPC: H01L29/786
CPC classification number: H01L29/7869
Abstract: 本发明公开了一种顶栅自对准金属氧化物半导体薄膜晶体管及其制备方法，该方法在衬底上淀积、刻蚀出有源区后，对整个有源区进行氩等离子体处理，在有源区上表面形成高电导率层；在淀积、刻蚀出栅电极和栅介质刻蚀之后，形成自对准的源区和漏区。氩等离子体处理可有效降低了源区和漏区表面电阻和接触电阻，同时，在沟道区上表面引入薄的高电导率层，形成双层导电沟道结构；对于源区和漏区，可以在定义出栅介质图形后进一步采用等离子体处理、快速热退火、反应离子刻蚀栅介质层过刻工艺，或者通过淀积含氢的氮化硅钝化层后退火工艺对源区和漏区进行氢掺杂的方法，提高整个源区和漏区的电导率，进一步减小源区和漏区电阻。
-
公开(公告)号：CN104716195A
公开(公告)日：2015-06-17
申请号：CN201510111273.8
申请日：2015-03-13
Applicant: 北京大学
IPC: H01L29/786 , H01L21/336 , H01L29/43
Abstract: 一种掺钼氧化锌薄膜晶体管及其制备方法，本发明提供了一种薄膜晶体管及其制备方法，属于半导体行业、平板显示领域。本发明的核心在于采用掺钼的氧化锌半导体材料作为薄膜晶体管的导电沟道层，制备的掺钼的氧化锌薄膜的尺寸在20nm左右，在制备的过程中，利用溅射技术制备掺钼氧化锌薄膜，通过调节掺钼的氧化锌靶材的组分，控制溅射氧气分压来改善薄膜晶体管的开关比、亚阈摆幅、阈值电压以及迁移率等特性。本发明具有工艺简单，制作成本低，低温，适用于透明显示技术和柔性显示技术等优点。
-
公开(公告)号：CN104701454A
公开(公告)日：2015-06-10
申请号：CN201510064981.0
申请日：2015-02-06
Applicant: 北京大学
Abstract: 本发明提供了一种三维交叉阵列透明阻变存储器及其制备方法，所述三维交叉阵列透明阻变存储器包括：第一阻变存储器层区域、第二阻变存储器层区域和介质隔离层，所述介质隔离层设置在所述第一阻变存储器层区域上，所述第二阻变存储器层区域设置在所述介质隔离层上；第一阻变存储器层区域包括第一透明玻璃基底、第一透明氧化物下电极薄膜层、第一透明氧化物阻变层和第一透明氧化物上电极薄膜层；第二阻变存储器层区域包括第二透明氧化物下电极薄膜层、第二透明氧化物阻变层和第三透明氧化物上电极薄膜层。本发明制造成本低、工艺方便简单、大面积集成度高，实现了较大规模三维交叉阵列阻变存储器的制备与在透明电子学中的应用。
-
公开(公告)号：CN103280526B
公开(公告)日：2015-03-11
申请号：CN201310206768.X
申请日：2013-05-29
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种忆阻层，包括主要层和辅助层；所述辅助层位于所述主要层的上面；所述主要层的厚度大于辅助层的厚度；所述主要层由具有阻变特性的金属氧化物Ax1Oy1构成；所述辅助层由金属氧化物Bx2Oy2构成；x1、x2、y1、y2为与化学价相关的元素比例。本发明还公开了一种电学特性参数离散性较小的忆阻器。本发明所公开的忆阻层结构简单，性能优越，工艺复杂度低，节约了生产成本。
-
公开(公告)号：CN104241393A
公开(公告)日：2014-12-24
申请号：CN201410428650.6
申请日：2014-08-27
Applicant: 北京大学
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/78642 , H01L29/66742 , H01L29/78693 , H01L29/78696
Abstract: 本发明提供了一种玻璃衬底或者塑料衬底上制备薄膜晶体管的方法，属于半导体行业、平板显示领域。该薄膜晶体管采用氧化锌锡/氧化铟锡/氧化锌锡三层沟道，可有效提高薄膜晶体管的性能，降低了工业制造成本，使制备工艺更加绿色环保。而且本发明器件显示出优良的电学和光学特性，进一步说明该晶体管能运用于可穿戴电子产品等柔性显示技术。
-
Patent Agency Ranking
公开(公告)号：CN102110614B
公开(公告)日：2014-11-05
申请号：CN201110020726.8
申请日：2011-01-18
Applicant: 北京大学深圳研究生院
IPC: H01L21/336 , H01L21/265 , H01L29/10
Abstract: 本发明公开了一种高K金属栅MOS晶体管制作方法，通过在MOS晶体管沟道区正上方注入相应的杂质，使该MOS晶体管沟道区的底部以及沟道区与源漏区的交界处重掺杂有与衬底上所掺杂的杂质类型相同的杂质，MOS晶体管源漏区掺杂有与衬底上所掺杂的杂质类型相反的杂质，且上述沟道区掺杂不会对源漏区产生杂质补偿，从而生产出的晶体管具有表面浓度低而体内浓度高的倒掺杂的沟道，能同时满足高驱动电流的要求和抑制短沟道效应的要求。
-
公开(公告)号：CN103915464A
公开(公告)日：2014-07-09
申请号：CN201410093949.0
申请日：2014-03-13
Applicant: 北京大学
Abstract: 本发明公开了一种基于透明RRAM栅控薄膜晶体管的1T1R阵列及其制备方法，所述1T1R阵列包括逻辑电路、信号输入电路、信号输出电路、电源Vdd；其中所述逻辑电路包括1T1R单元、第一晶体管；所述1T1R单元包括阻变电阻和第二晶体管。所述逻辑电路连接信号输入电路以及信号输出电路。本发明通过晶体管与阻变电阻的连接关系设计，实现了1T1R阵列复杂的逻辑功能。
-
公开(公告)号：CN103762227A
公开(公告)日：2014-04-30
申请号：CN201410031240.8
申请日：2014-01-22
Applicant: 北京大学
IPC: H01L29/10 , H01L29/24 , H01L29/786 , H01L21/34
CPC classification number: H01L29/1029 , H01L29/24 , H01L29/66969 , H01L29/78693
Abstract: 本发明属于半导体器件领域，提供一种氧化物薄膜，其为Ba-Zn-Sn-O氧化物薄膜，氧化物中各元素的摩尔比为Ba：Zn:Sn=0.4～0.6:1.8～2.2:2。本发明还提供含有所述氧化物薄膜的晶体管及其制备方法。采用基于Ba-Zn-Sn-O的氧化物薄膜沟道层，可以增强氧化物薄膜沟道层对于载流子形成的控制能力，提高开关比，显著增加迁移率，优化亚阈值斜率，在保证薄膜晶体管的可靠性和电学特性基础上，使得薄膜晶体管的氧化物薄膜沟道层有更广泛的材料选择范围。
-
公开(公告)号：CN102655211B
公开(公告)日：2013-12-25
申请号：CN201210084396.3
申请日：2012-03-27
Applicant: 北京大学
Abstract: 本发明公开了一种阻变存储器的制备方法及阻变存储器，所述方法包括以下步骤：A：通过丝网印刷机将配置好的金属浆料氯铂酸印刷到衬底上，再经热处理得到金属字线；B：采用溶胶凝胶法制备金属氧化物浆料；C：采用丝网印刷机将配置好的金属氧化物浆料印刷到衬底和金属字线上，再经热处理得到阻变层；D：采用丝网印刷机将配置好的金属浆料氯铂酸印刷到阻变层上，经热处理得到金属位线。本发明中的制备方法采用溶胶凝胶与丝网印刷相结合的方法制造阻变存储器阵列，不需使用传统半导体制造工艺，因而降低了成本，其对工艺条件要求低，设备简单，工艺过程为低温过程，可与各种衬底材料和工艺兼容，且通过该方法制备的阻变存储器的特性和可靠性较好。
-
公开(公告)号：CN102709306A
公开(公告)日：2012-10-03
申请号：CN201210195545.3
申请日：2012-06-13
Applicant: 北京大学
Abstract: 本发明涉及半导体制造技术领域，公开了一种基于忆阻器和晶体管的存储器，包括串联的高迁移率晶体管和忆阻器，所述高迁移率晶体管是以锗或者III-V族材料作为衬底和沟道材料的MOS晶体管。本发明还提供了一种利用该存储器实现多阻态的方法。本发明通过高迁移率MOS晶体管和忆阻器串联方式，解决了常规MOS晶体管的驱动电流与多阻态存储器开态电流不匹配的问题，同时，利用高迁移率MOS晶体管的大驱动电流能力优势可以获得不同的器件阻态，从而增加数据存储密度，获得较快的存储器件工作速度。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.022 seconds)
