公开(公告)号：CN102157565A

公开(公告)日：2011-08-17

申请号：CN201110020661.7

申请日：2011-01-18

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  贺鑫 ,  王漪 ,  韩德栋 ,  韩汝琦

IPC: H01L29/786 ,  H01L21/77

CPC classification number: H01L29/66742 ,  H01L29/66969 ,  H01L29/7869 ,  H01L29/78696

Abstract: 本发明公开了一种金属氧化物薄膜晶体管的制作方法，通过先生成具有高载流子浓度的有源层，然后将沟道区通过具有氧化功能的等离子体进行氧化处理，在保持源漏区具有高的载流子浓度的同时，使沟道区具有低的载流子浓度；另外，晶体管的阈值电压由后续低温下具有氧化功能的等离子体处理条件所控制，因此晶体管特性的可控性大为提高，制作的工艺流程也有所简化。

公开(公告)号：CN102110614A

公开(公告)日：2011-06-29

申请号：CN201110020726.8

申请日：2011-01-18

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  韩汝琦 ,  韩德栋

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/10

Abstract: 本发明公开了一种高K金属栅MOS晶体管制作方法，通过在MOS晶体管沟道区正上方注入相应的杂质，使该MOS晶体管沟道区的底部以及沟道区与源漏区的交界处重掺杂有与衬底上所掺杂的杂质类型相同的杂质，MOS晶体管源漏区掺杂有与衬底上所掺杂的杂质类型相反的杂质，且上述沟道区掺杂不会对源漏区产生杂质补偿，从而生产出的晶体管具有表面浓度低而体内浓度高的倒掺杂的沟道，能同时满足高驱动电流的要求和抑制短沟道效应的要求。

公开(公告)号：CN102130014A

公开(公告)日：2011-07-20

申请号：CN201110001128.6

申请日：2011-01-05

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  韩汝琦 ,  韩德栋

IPC: H01L21/336 ,  H01L21/20 ,  H01L21/8238

CPC classification number: H01L21/02488 ,  H01L21/02592 ,  H01L29/66795

Abstract: 本发明公开了一种FinFET晶体管制作方法，包括：在衬底上生成一介质条，以介质条为掩膜进行离子注入使其在衬底表面形成非晶层；在衬底上生成覆盖介质条的非晶半导体层，并将其进行热退火处理再结晶成单晶半导体层；对预设计为源漏区域的介质条的两端做相应的处理形成源漏区；在介质条不与源漏区域接触的两侧形成再结晶的半导体侧墙，去除侧墙之间的介质条，形成Fin体；在衬底和Fin体上生成牺牲层，并在Fin体的两侧形成保护侧墙，然后将其进行氧化处理，使Fin体与衬底隔离；去除保护侧墙和牺牲层，形成栅介质层和栅电极。利用该方法制造出的Fin体厚度可根据实际需要控制，尤其适合于对Fin体尺寸要求较高的晶体管的制作。

公开(公告)号：CN102130014B

公开(公告)日：2012-11-07

申请号：CN201110001128.6

申请日：2011-01-05

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  韩汝琦 ,  韩德栋

IPC: H01L21/336 ,  H01L21/20 ,  H01L21/8238

CPC classification number: H01L21/02488 ,  H01L21/02592 ,  H01L29/66795

Abstract: 本发明公开了一种FinFET晶体管制作方法，包括：在衬底上生成一介质条，以介质条为掩膜进行离子注入使其在衬底表面形成非晶层；在衬底上生成覆盖介质条的非晶半导体层，并将其进行热退火处理再结晶成单晶半导体层；对预设计为源漏区域的介质条的两端做相应的处理形成源漏区；在介质条不与源漏区域接触的两侧形成再结晶的半导体侧墙，去除侧墙之间的介质条，形成Fin体；在衬底和Fin体上生成牺牲层，并在Fin体的两侧形成保护侧墙，然后将其进行氧化处理，使Fin体与衬底隔离；去除保护侧墙和牺牲层，形成栅介质层和栅电极。利用该方法制造出的Fin体厚度可根据实际需要控制，尤其适合于对Fin体尺寸要求较高的晶体管的制作。

公开(公告)号：CN102110614B

公开(公告)日：2014-11-05

申请号：CN201110020726.8

申请日：2011-01-18

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  韩汝琦 ,  韩德栋

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/10

Abstract: 本发明公开了一种高K金属栅MOS晶体管制作方法，通过在MOS晶体管沟道区正上方注入相应的杂质，使该MOS晶体管沟道区的底部以及沟道区与源漏区的交界处重掺杂有与衬底上所掺杂的杂质类型相同的杂质，MOS晶体管源漏区掺杂有与衬底上所掺杂的杂质类型相反的杂质，且上述沟道区掺杂不会对源漏区产生杂质补偿，从而生产出的晶体管具有表面浓度低而体内浓度高的倒掺杂的沟道，能同时满足高驱动电流的要求和抑制短沟道效应的要求。

公开(公告)号：CN102122620A

公开(公告)日：2011-07-13

申请号：CN201110020672.5

申请日：2011-01-18

Applicant: 北京大学深圳研究生院

Inventor： 张盛东 ,  贺鑫 ,  王漪 ,  韩德栋 ,  韩汝琦

IPC: H01L21/34 ,  H01L29/786

CPC classification number: H01L29/66742 ,  H01L29/4908 ,  H01L29/66969 ,  H01L29/78618 ,  H01L29/7869 ,  H01L29/78696

Abstract: 本发明公开了一种自对准金属氧化物薄膜晶体管的制作方法，通过先生成具有高载流子浓度的有源层，然后将与栅电极形成自对准的沟道区通过具有氧化功能的等离子体进行氧化处理，使源漏区具有高的载流子浓度，沟道区具有低的载流子浓度的同时，也使制造出的晶体管具有自对准结构；另外，晶体管的阈值电压由后续低温下具有氧化功能的等离子体处理条件所控制，因此晶体管特性的可控性大为提高，制作的工艺流程也有所简化。