公开(公告)号：CN108198782A

公开(公告)日：2018-06-22

申请号：CN201810118534.2

申请日：2018-02-06

Applicant: 中国科学院微电子研究所

Inventor： 许静 ,  罗军 ,  唐兆云 ,  唐波 ,  王红丽

IPC: H01L21/762

Abstract: 本发明提供一种半导体器件的制造方法，在体衬底上的器件区域上形成第一外延层，器件区域的第一外延层中形成有外延柱，并在外延柱和第一外延层上形成第二外延层，而后，去除第一外延层，而后通过氧化工艺，将外延柱充分氧化，同时去除第二外延层的所在位置处的第一外延层和体衬底相对的表面也被氧化，从而在第二外延层和体衬底之间形成埋氧层，之后可以在器件区域的第二外延层上形成所需的器件结构，这样，就在体衬底上实现了SOI器件的制造。该方法通过体衬底形成SOI器件，降低制造成本。

公开(公告)号：CN108063168A

公开(公告)日：2018-05-22

申请号：CN201711346331.0

申请日：2017-12-14

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊 ,  亨利·H·阿达姆松 ,  罗军 ,  赵超 ,  刘实

IPC: H01L31/0352 ,  H01L31/18

Abstract: 本发明公开了一种基于应变调控的Ge光电探测器及其制作方法。其中，Ge光电探测器，包括：缓冲层外延衬底，为SOI衬底与缓冲层形成的结构，或GeOI衬底；Ge PIN结构，形成于缓冲层外延衬底之上；以及应变介质层，形成于缓冲层外延衬底之上，环绕于Ge PIN结构的周围，对该Ge PIN结构产生张应变并进行调控，以增强Ge PIN结构中的载流子迁移率。该Ge光电探测器及其制作方法提高了探测器的响应速度，降低了暗电流和制作成本。

公开(公告)号：CN104779163B

公开(公告)日：2017-09-22

申请号：CN201410017352.8

申请日：2014-01-15

Applicant: 中国科学院微电子研究所

Inventor： 钟汇才 ,  罗军

IPC: H01L21/336

Abstract: 提供了一种制造半导体器件的方法。该方法可以包括：在体半导体衬底的第一侧上形成鳍；在衬底的第一侧上形成隔离层；在隔离层上形成与鳍相交的栅堆叠；在衬底的第一侧上继续前端工艺及后端工艺；从衬底的与第一侧相对的第二侧，减薄衬底；进行氧化，使得鳍埋入隔离层中的至少一部分以及隔离层之下的衬底转变为绝缘的氧化物；以及在氧化后的衬底的第二侧上形成支撑衬底。

公开(公告)号：CN103855009B

公开(公告)日：2017-06-13

申请号：CN201210505760.9

申请日：2012-11-30

Applicant: 中国科学院微电子研究所

Inventor： 朱慧珑 ,  罗军 ,  李春龙

IPC: H01L21/336 ,  H01L21/02

CPC classification number: H01L29/6681 ,  H01L21/265 ,  H01L21/30604 ,  H01L21/3086 ,  H01L21/31053 ,  H01L21/32115 ,  H01L29/1083 ,  H01L29/16 ,  H01L29/165 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/66803 ,  H01L29/7848 ,  H01L29/7851

Abstract: 本申请公开了一种鳍结构制造方法。一示例方法可以包括：在衬底上形成构图的图案转移层；在图案转移层的侧壁上形成第一侧墙；在第一侧墙的侧壁上形成第二侧墙；选择性去除图案转移层和第一侧墙；以及以第二侧墙为掩模，对衬底进行构图，以形成初始鳍。

公开(公告)号：CN106601820A

公开(公告)日：2017-04-26

申请号：CN201710017569.2

申请日：2017-01-10

Applicant: 中国科学院微电子研究所

Inventor： 罗军 ,  赵超 ,  刘实

IPC: H01L29/78 ,  H01L29/45 ,  H01L21/336 ,  H01L21/285

CPC classification number: H01L29/7851 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/28518 ,  H01L21/31111 ,  H01L21/3212 ,  H01L29/167 ,  H01L29/456 ,  H01L29/665 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明涉及一种半导体器件及其制造方法。提供了一种半导体器件，包括：具有鳍的半导体衬底；与鳍相交的栅极以及位于栅极两侧的鳍内的源区和漏区；分别在源区和漏区处形成且与源区和漏区相接触的金属硅化物；其中在所述金属硅化物与源区、漏区接触的界面处存在能够降低金属硅化物与源区、漏区之间的肖特基势垒高度的杂质掺杂物。所提供的半导体器件能够降低金属硅化物与源区、漏区之间的肖特基势垒高度，进而减小接触的比电阻。

公开(公告)号：CN105990091A

公开(公告)日：2016-10-05

申请号：CN201510048255.X

申请日：2015-01-29

Applicant: 中国科学院微电子研究所

Inventor： 罗军 ,  亨利·H·阿达姆松 ,  王桂磊 ,  赵超

IPC: H01L21/02 ,  H01L29/06 ,  H01L29/16

Abstract: 本发明公开了一种石墨烯的生长方法，包括：提供单晶硅或单晶锗的衬底；在衬底上形成Si1-xGexCy的外延层，其中，0.7≤x

公开(公告)号：CN103377948B

公开(公告)日：2016-09-21

申请号：CN201210135041.2

申请日：2012-04-29

Applicant: 中国科学院微电子研究所

Inventor： 罗军 ,  邓坚 ,  赵超 ,  钟汇才 ,  李俊峰 ,  陈大鹏

IPC: H01L21/336 ,  H01L21/28

Abstract: 本发明公开了一种半导体器件制造方法，包括步骤：在衬底上形成栅极堆叠结构，在栅极堆叠结构两侧的衬底中形成源漏区；在栅极堆叠结构以及源漏区上形成栅极保护层；执行离子注入，在源漏区表面形成一层非晶硅区；在栅极堆叠结构以及非晶区上淀积金属层；执行退火，使得金属层与非晶硅区反应形成金属硅化物。依照本发明的半导体器件制造方法，通过离子注入在源漏区中形成非晶硅区，限制了金属扩散方向，抑制了金属硅化物的横向延伸，进一步提高了器件的性能。

公开(公告)号：CN105789301A

公开(公告)日：2016-07-20

申请号：CN201410827222.0

申请日：2014-12-25

Applicant: 中国科学院微电子研究所

Inventor： 钟汇才 ,  罗军 ,  赵超 ,  朱慧珑

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/34 ,  H01L21/336

Abstract: 本发明提出了一种鳍结构的制造方法，包括步骤：提供半导体衬底，所述半导体衬底上形成有硅鳍；在硅鳍表面上形成孔；在硅鳍上形成外延层，该外延层为III族或V族的半导体材料。本发明中孔使得鳍的部分晶格发生变形，在其上形成不同族的外延层后，可以吸收部分由于晶格不匹配造成的应力，释放鳍与外延层间的应力。

公开(公告)号：CN105632933A

公开(公告)日：2016-06-01

申请号：CN201510147818.0

申请日：2015-03-31

Applicant: 中国科学院微电子研究所

Inventor： 钟汇才 ,  罗军 ,  殷华湘 ,  朱慧珑

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423

Abstract: 本公开提供了一种侧墙形成方法和包括侧墙的半导体器件。一示例方法可以包括:在衬底上形成鳍；在衬底上形成与鳍相交的栅堆叠；在衬底上共形淀积第一介质层，覆盖鳍和栅堆叠；在第一介质层上共形淀积第二介质层；对第二介质层进行各向异性刻蚀，以在栅堆叠和鳍各自的至少一部分侧壁上形成第一侧墙；以及以第一侧墙为掩模，对第一介质层进行选择性各向异性刻蚀，以形成第二侧墙。

公开(公告)号：CN102569087B

公开(公告)日：2016-01-27

申请号：CN201010612589.2

申请日：2010-12-29

Applicant: 中国科学院微电子研究所

Inventor： 罗军 ,  赵超 ,  钟汇才

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

Abstract: 本发明提供一种MOS晶体管及其制作方法，所述制作方法包括：提供半导体衬底，所述半导体衬底上具有栅极和栅极侧墙；预非晶化栅极侧墙两侧的半导体衬底以定义源区和漏区；对预非晶化后的半导体衬底进行自对准硅化物工艺，从而形成超薄的低阻多晶金属硅化物作为源区和漏区。本发明中的MOS晶体管的制作方法，通过自对准硅化物工艺前对源漏区的衬底进行预非晶化处理，之后进行自对准硅化物工艺，这样可以在源漏区形成超薄的低阻多晶金属硅化物，而不是超薄的高阻外延单晶金属硅化物，因此能够有效降低源/漏寄生电阻，明显改善器件性能。