-
公开(公告)号：CN113410293A
公开(公告)日：2021-09-17
申请号：CN202110639755.6
申请日：2017-01-10
Applicant: 中国科学院微电子研究所
IPC: H01L29/45 , H01L29/78 , H01L29/417 , H01L21/265 , H01L21/285 , H01L21/336
Abstract: 本发明涉及一种半导体器件及其制造方法。提供了一种半导体器件，包括：具有鳍的半导体衬底；与鳍相交的栅极以及位于栅极两侧的鳍内的源区和漏区；分别在源区和漏区处形成且与源区和漏区相接触的金属硅化物；其中在所述金属硅化物与源区、漏区接触的界面处存在能够降低金属硅化物与源区、漏区之间的肖特基势垒高度的杂质掺杂物。所提供的半导体器件能够降低金属硅化物与源区、漏区之间的肖特基势垒高度，进而减小接触的比电阻。
-
公开(公告)号：CN106773541A
公开(公告)日：2017-05-31
申请号：CN201611184182.8
申请日：2016-12-20
Applicant: 中国科学院微电子研究所
IPC: G03F7/20
Abstract: 本发明属于半导体制造技术领域，公开了一种基于版图几何特征匹配的光刻解决方案预测方法，包括：获得标准版图几何信息数据库，获得待匹配版图几何信息，将待匹配版图几何信息和标准版图几何信息数据库中的几何信息进行匹配，根据匹配结果选取第一标准版图，将第一标准版图所对应的光刻解决方案作为待匹配版图的光刻解决方案候选，预测待匹配版图的光刻解决方案。解决了现有技术中不能分析未知或未受检测的几何图形组合、不能为未知的版图图形提供工艺研发的预选方案、无法直观反馈版图设计缺陷的问题。达到了为未知的版图图形提供工艺研发的预选方案，直观反馈版图设计缺陷的技术效果。
-
公开(公告)号：CN106981422B
公开(公告)日：2020-03-24
申请号：CN201710118319.8
申请日：2017-03-01
Applicant: 中国科学院微电子研究所
IPC: H01L21/331 , H01L29/10 , H01L29/739
Abstract: 本发明公开了一种垂直TFET及其制造方法，该方法包括：形成台阶结构的绝缘介质层；在所述绝缘介质层的台阶侧壁形成第一栅极侧墙，并沉积第一栅介质层；在所述第一栅介质层上沉积二维材料层形成沟道区；在所述二维材料层上沉积第二栅介质层，并在所述第二栅介质层的台阶侧壁形成第二栅极侧墙；刻蚀所述第二栅介质层，以进一步在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。本发明提供的器件，用以解决现有技术中二维材料器件的集成密度较差，不利于大规模应用的技术问题。实现了大大提高TFET器件的集成密度的技术效果。
-
公开(公告)号：CN108063168B
公开(公告)日：2020-03-06
申请号：CN201711346331.0
申请日：2017-12-14
Applicant: 中国科学院微电子研究所
IPC: H01L31/0352 , H01L31/18
Abstract: 本发明公开了一种基于应变调控的Ge光电探测器及其制作方法。其中，Ge光电探测器，包括：缓冲层外延衬底，为SOI衬底与缓冲层形成的结构，或GeOI衬底；Ge PIN结构，形成于缓冲层外延衬底之上；以及应变介质层，形成于缓冲层外延衬底之上，环绕于Ge PIN结构的周围，对该Ge PIN结构产生张应变并进行调控，以增强Ge PIN结构中的载流子迁移率。该Ge光电探测器及其制作方法提高了探测器的响应速度，降低了暗电流和制作成本。
-
公开(公告)号：CN106773541B
公开(公告)日：2019-10-01
申请号：CN201611184182.8
申请日：2016-12-20
Applicant: 中国科学院微电子研究所
IPC: G03F7/20
Abstract: 本发明属于半导体制造技术领域，公开了一种基于版图几何特征匹配的光刻解决方案预测方法，包括：获得标准版图几何信息数据库，获得待匹配版图几何信息，将待匹配版图几何信息和标准版图几何信息数据库中的几何信息进行匹配，根据匹配结果选取第一标准版图，将第一标准版图所对应的光刻解决方案作为待匹配版图的光刻解决方案候选，预测待匹配版图的光刻解决方案。解决了现有技术中不能分析未知或未受检测的几何图形组合、不能为未知的版图图形提供工艺研发的预选方案、无法直观反馈版图设计缺陷的问题。达到了为未知的版图图形提供工艺研发的预选方案，直观反馈版图设计缺陷的技术效果。
-
Patent Agency Ranking
公开(公告)号：CN108063168A
公开(公告)日：2018-05-22
申请号：CN201711346331.0
申请日：2017-12-14
Applicant: 中国科学院微电子研究所
IPC: H01L31/0352 , H01L31/18
Abstract: 本发明公开了一种基于应变调控的Ge光电探测器及其制作方法。其中，Ge光电探测器，包括：缓冲层外延衬底，为SOI衬底与缓冲层形成的结构，或GeOI衬底；Ge PIN结构，形成于缓冲层外延衬底之上；以及应变介质层，形成于缓冲层外延衬底之上，环绕于Ge PIN结构的周围，对该Ge PIN结构产生张应变并进行调控，以增强Ge PIN结构中的载流子迁移率。该Ge光电探测器及其制作方法提高了探测器的响应速度，降低了暗电流和制作成本。
-
公开(公告)号：CN106601820A
公开(公告)日：2017-04-26
申请号：CN201710017569.2
申请日：2017-01-10
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/45 , H01L21/336 , H01L21/285
CPC classification number: H01L29/7851 , H01L21/26506 , H01L21/26513 , H01L21/28518 , H01L21/31111 , H01L21/3212 , H01L29/167 , H01L29/456 , H01L29/665 , H01L29/66795 , H01L29/785
Abstract: 本发明涉及一种半导体器件及其制造方法。提供了一种半导体器件，包括：具有鳍的半导体衬底；与鳍相交的栅极以及位于栅极两侧的鳍内的源区和漏区；分别在源区和漏区处形成且与源区和漏区相接触的金属硅化物；其中在所述金属硅化物与源区、漏区接触的界面处存在能够降低金属硅化物与源区、漏区之间的肖特基势垒高度的杂质掺杂物。所提供的半导体器件能够降低金属硅化物与源区、漏区之间的肖特基势垒高度，进而减小接触的比电阻。
-
公开(公告)号：CN107039283A
公开(公告)日：2017-08-11
申请号：CN201710233040.4
申请日：2017-04-11
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L21/28 , H01L29/78
CPC classification number: H01L29/66545 , H01L21/28088 , H01L29/78
Abstract: 本发明提供一种基于可变功函数栅极的晶体管器件制备方法，包括：提供半导体衬底；在半导体衬底上形成伪栅堆叠，并对伪栅堆叠两侧的半导体衬底暴露区域进行离子注入，形成源/漏区；除去伪栅，对源/漏区进行退火；提供单原子层沉积反应设备；在单原子层沉积反应设备中引入前驱源反应物；控制单原子层沉积的环境因素，生长功函数金属层。本发明还提供一种可变功函数栅极的晶体管器件。本发明能够实现功函数的可调，使用相同的材料体系，获得具有可调节范围的可调节阈值电压。
-
公开(公告)号：CN107017306A
公开(公告)日：2017-08-04
申请号：CN201710117924.3
申请日：2017-03-01
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/10
CPC classification number: H01L29/7827 , H01L29/0603 , H01L29/0684 , H01L29/1037 , H01L29/66666
Abstract: 本发明公开了一种垂直MOSFET及其制造方法，该方法包括：形成台阶结构的绝缘介质层；在所述绝缘介质层的台阶侧壁形成栅极侧墙，并沉积栅介质层；在所述栅介质层上沉积二维材料层形成沟道区；在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。本发明提供的器件，用以解决现有技术中二维材料器件的集成密度较差，不利于大规模应用的技术问题。实现了大大提高MOSFET器件的集成密度的技术效果。
-
公开(公告)号：CN106981422A
公开(公告)日：2017-07-25
申请号：CN201710118319.8
申请日：2017-03-01
Applicant: 中国科学院微电子研究所
IPC: H01L21/331 , H01L29/10 , H01L29/739
Abstract: 本发明公开了一种垂直TFET及其制造方法，该方法包括：形成台阶结构的绝缘介质层；在所述绝缘介质层的台阶侧壁形成第一栅极侧墙，并沉积第一栅介质层；在所述第一栅介质层上沉积二维材料层形成沟道区；在所述二维材料层上沉积第二栅介质层，并在所述第二栅介质层的台阶侧壁形成第二栅极侧墙；刻蚀所述第二栅介质层，以进一步在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。本发明提供的器件，用以解决现有技术中二维材料器件的集成密度较差，不利于大规模应用的技术问题。实现了大大提高TFET器件的集成密度的技术效果。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.029 seconds)
