-
公开(公告)号：CN118910580A
公开(公告)日：2024-11-08
申请号：CN202410986240.7
申请日：2024-07-23
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: C23C16/06 , C23C16/02 , C23C16/455
Abstract: 本发明提供了一种金属钴薄膜及其硅化物的制备方法。本发明的金属钴薄膜的制备方法，包括如下步骤：S1：对硅基三维衬底进行预处理，得到预处理硅基三维衬底；S2：将预处理硅基三维衬底置于第一反应腔体中，采用第一气体作为载气，依次脉冲第一钴前驱体和第一反应气体进行第一原子层沉积，在预处理硅基三维衬底上形成钴缓冲层；S3：将形成钴缓冲层的预处理硅基三维衬底置于第二反应腔体中，采用第二气体作为载气，依次脉冲第二钴前驱体和第二反应气体进行第二原子层沉积，在钴缓冲层上形成金属钴薄膜。本发明的金属钴薄膜及其硅化物能够良好地满足新型器件的应用需求。
-
公开(公告)号：CN117000718A
公开(公告)日：2023-11-07
申请号：CN202210460734.2
申请日：2022-04-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请属于清洗设备技术领域，具体涉及一种石英管清洗设备。本申请中的石英管清洗设备包括机体、安装座和至少一个供给管，安装座设于机体内，供给管包括第一管部和第二管部，第二管部与安装座相连，第一管部套设于第二管部的内部，第一管部能够在压力作用下沿第二管部的轴向方向运动，第一管部设有至少一个第一喷孔，且第一喷孔与第一管部的轴向方向成角度设置。根据本申请中的石英管清洗设备，能够有效地对石英管的内壁面进行清洗，同时使石英管的内壁面各位置的清洁度保持一致。
-
公开(公告)号：CN114824083A
公开(公告)日：2022-07-29
申请号：CN202110124659.8
申请日：2021-01-29
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L49/02 , H01L27/108
Abstract: 本发明涉及一种半导体器件，包括：衬底；层间介质层，位于衬底上；所述层间介质层上具有接触孔，接触孔内具有存储节点接触插塞；多个柱状电容，位于所述层间介质层上；其中，所述柱状电容包括：下电极，为具有底部的筒形，所述底部与存储节点接触插塞电连接；介质层，覆盖所述下电极的外侧壁以及顶端；上电极，位于所述介质层外侧；其中，所述柱状电容还包括柱体，填充在所述下电极的筒形空腔内，所述柱体由介电薄膜形成。本发明通过采用介电薄膜形成柱体，使得本发明制成的半导体器件的性能得到改善，具有良好的防漏电特性。
-
公开(公告)号：CN113178477B
公开(公告)日：2022-07-22
申请号：CN202110262011.7
申请日：2021-03-10
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种HfO2基铁电薄膜及其沉积方法。一种HfO2基铁电薄膜的沉积方法包括：在半导体载体表面形成一层羟基；然后依次沉积铪的氮氧化物薄膜、其他元素的氮氧化物薄膜，或者沉积依次其他元素的氮氧化物薄膜、铪的氮氧化物薄膜；沉积顶电极；退火；其中，所述铪的氮氧化物薄膜由铪前驱体与NH3、氧化剂反应生成；所述其他元素的氮氧化物薄膜由其他元素的前驱体与NH3、氧化剂反应生成，并且其他元素选自Al、Zr、La、Gd和Si中至少一种。本发明能够有效地减少氧化铪基铁电薄膜中的氧空位缺陷，从而提升其可靠性。
-
公开(公告)号：CN114743954A
公开(公告)日：2022-07-12
申请号：CN202110019371.4
申请日：2021-01-07
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L23/64 , H01L27/108
Abstract: 本发明涉及一种电容结构、DRAM及其制造方法。一种电容结构，所述电容为圆筒形结构，包括下电极和上电极，以及隔离所述下电极和所述上电极的电容介质膜；所述下电极和所述上电极中的至少一个包括等离子处理的金属氮化物层，且所述等离子处理的金属氮化物层位于与所述介质膜接触的一侧等离子处理。本发明能改善电极的光滑度、降低电极拉应力，有效降低电容的漏电问题，适宜更微型化尺寸的器件制作。
-
Patent Agency Ranking
公开(公告)号：CN114695542A
公开(公告)日：2022-07-01
申请号：CN202011567045.9
申请日：2020-12-25
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及一种半导体结构及栅极的制作方法。一种半导体结构包括：半导体衬底有源区设有栅极，栅极由栅介质层、第一多晶硅层、第二多晶硅层、金属层依次堆叠而成，并且第二多晶硅层掺杂有碳和锗。栅极的制作方法包括：在半导体衬底上形成浅槽隔离，然后沉积栅介质层；在第栅介质层表面沉积第一多晶硅层；在第一多晶硅层的表面沉积第二多晶硅层，并向第二多晶硅层掺杂碳和锗；然后依次进行第二多晶硅层的N型或P型掺杂、沉积金属层和盖层，经过光刻和刻蚀形成栅极。本发明达到的效果是：细化栅极多晶硅晶粒，降低机械应力；降低漏电现象，提高栅极层间接合稳定性。
-
公开(公告)号：CN114678283A
公开(公告)日：2022-06-28
申请号：CN202011568032.3
申请日：2020-12-25
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/62 , H01L23/64 , H01L49/02 , H01L27/108 , H01L21/8242
Abstract: 本申请涉及半导体技术领域，具体涉及一种电容器电解质膜的制备方法，包括以下步骤：在电容器下部电极上淀积电解质膜；降低反应室内的压强；对所述电解质膜进行至少一次再处理，所述再处理包括反应前驱体处理和/或氧化处理，所述反应前驱体处理包括：向反应室内供应电解质膜的前驱体，然后进行吹扫。本申请依次对电解质膜进行若干次处理工艺以及远程等离子体处理，解决了电解质膜的厚度不均匀以及改善了电解质膜表面的Zr空位、O空位的问题，提升了电解质膜的击穿电压，进而降低了电容器漏电发生的可能性。
-
公开(公告)号：CN114657643A
公开(公告)日：2022-06-24
申请号：CN202011549164.1
申请日：2020-12-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请属于半导体制造技术领域，具体涉及一种晶片处理设备。本申请的晶片处理设备包括反应室、连通管和挡板，连通管设于反应室的外部，用于连通反应室的内部与真空抽气装置，挡板设于连通管的内部，用于对流经连通管的部分气流进行遮挡，挡板上设有至少一个贯穿挡板的通气口。根据本申请的晶片处理设备，通过在挡板上设置通气口并通过挡板对流经连通管的部分气流进行遮挡，能够有效地减少抽气过程中的气流流量，从而减少反应室内反应气体的充入量，增加反应气体在反应室内的停留时间，降低生产成本。
-
公开(公告)号：CN114657540A
公开(公告)日：2022-06-24
申请号：CN202011551936.5
申请日：2020-12-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: C23C16/455 , C23C16/52
Abstract: 本申请涉及半导体技术领域，具体涉及一种在衬底表面形成膜的方法，包括以下步骤：将前驱体气化成前驱体蒸气；在前驱体蒸气输送至沉积腔室内的过程中，通过先压缩再膨胀提高前驱体蒸气的供气流量，以在沉积腔室的衬底表面形成厚度均匀的膜。提高了前驱体蒸气的供气流量，这样可以将前驱体蒸气输送到衬底中心以及沉积腔室的顶部区域，避免衬底中心前驱体蒸气供应不足，从而在沉积腔室的衬底表面形成厚度均匀的膜。
-
公开(公告)号：CN112151638B
公开(公告)日：2022-06-21
申请号：CN202010827989.9
申请日：2020-08-17
Applicant: 中国科学院微电子研究所
IPC: H01L31/101 , H01L31/18
Abstract: 本发明涉及一种感光半导体结构及其感光波段调节方法、组成的光电器件。调节感光半导体结构的感光波段的方法，包括：所述感光半导体结构包括衬底和感光层；向所述感光层进行处理a或处理b中的至少一种，其中：处理a：退火处理，退火温度为750‑1200℃，通过控制所述退火的温度和/或时间来调节感光波段；处理b：掺杂硼和/或磷，通过控制硼和/或磷的掺杂比例来调节感光波段。本发明可通过退火或掺杂处理调整感光层的折射率、消光系数，从而调节感光波段，扩展了感光器件类型及应用范围。
-
-
-
-
-
-
-
-
-
Search Results
107
records
(took 0.034 seconds)
