-
公开(公告)号：CN101997000B
公开(公告)日：2012-07-04
申请号：CN201010264004.2
申请日：2010-08-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明公开了一种具有扩展型沟槽的DRAM结构及其制作方法，该结构包括NMOS晶体管和与其源极相连的沟槽电容器，该沟槽电容器包括半导体衬底、交替排列的N型SiGe层和N型Si层、沟槽、电介质层和多晶硅层，沟槽位于交替排列的N型SiGe层和N型Si层内，深入至半导体衬底，其侧壁剖面为梳齿形，交替排列的N型SiGe层和N型Si层作为沟槽电容器的下极板，电介质层位于沟槽内壁表面，多晶硅层填充于沟槽内作为沟槽电容器的上极板；在交替排列的N型SiGe层和N型Si层之上还制备有P型Si层，所述NMOS晶体管制作于该P型Si层上。本发明方法用掺杂和外延技术交替生长N型SiGe层和N型Si层并用选择性刻蚀制作出梳齿形的侧壁，改进了DRAM中深槽式电容器的结构，简化了制作工艺。
-
公开(公告)号：CN101710585B
公开(公告)日：2011-04-27
申请号：CN200910199725.7
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/04 , H01L29/10
CPC classification number: H01L29/78696 , H01L21/823807 , H01L21/84 , H01L27/0688 , H01L27/1203 , H01L29/42392
Abstract: 本发明公开了一种混合晶向积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且所述第一沟道采用p型(110)Si材料，所述第二沟道采用n型(100)Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，低频器件噪声，并可避免多晶硅栅耗尽及短沟道效应，增大了器件的阈值电压。
-
公开(公告)号：CN101304063A
公开(公告)日：2008-11-12
申请号：CN200810040172.6
申请日：2008-07-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L33/00
Abstract: 本发明涉及一种发光二极管的制作方法，包括下步骤：采用具有六方晶格的外延衬底；在外延衬底表面生长发光层；采用导电支撑衬底；将导电支撑衬底同外延衬底表面的发光层键合；除去外延衬底。本发明的优点在于，采用具有六方晶像的外延衬底生长发光层，可以保证发光层的晶体质量；采用同导电支撑衬底键合并剥离外延衬底的方法，解决了外延衬底不导电、无法制作垂直结构的技术问题。
-
公开(公告)号：CN100397651C
公开(公告)日：2008-06-25
申请号：CN200610023694.6
申请日：2006-01-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/12
Abstract: 本发明涉及一种用于氮化镓外延生长的衬底材料，其特征在于(1)所述的材料为绝缘体上的硅材料或具有单晶硅——绝缘埋层——单晶硅的三层复合结构的衬底材料；(2)顶层的硅被刻蚀成独立的硅岛且硅岛下面保留一部分的绝缘埋层；硅岛各平行边之间的垂直距离小于外延氮化镓厚度的两倍；硅岛下面绝缘埋层剩余部分的截面积S2小于硅岛面积S1/4，而大于S1/25；本发明的图形化衬底材料具有大尺寸、低成本优点，可提高吸收异质外延的应力，提高外延生长的GaN晶体的质量。
-
公开(公告)号：CN101005110A
公开(公告)日：2007-07-25
申请号：CN200710036455.9
申请日：2007-01-12
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L33/00
Abstract: 本发明涉及一种采用金属键合工艺实现氮化镓发光二极管垂直结构的方法。本发明采用扩散键合形式的金属键合工艺使在蓝宝石上生长制作的氮化镓发光二极管键合到低阻硅片上并实现欧姆接触。本发明通过采用扩散键合形式的金属键合工艺实现硅基氮化镓发光二极管的制作，具有键合工艺稳定、器件良率高、面积小且充分利用发光层的材料、衬底导电且导热性好的优点。
-
Patent Agency Ranking
公开(公告)号：CN1261974C
公开(公告)日：2006-06-28
申请号：CN03151253.4
申请日：2003-09-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/00
Abstract: 本发明涉及了一种采用侧墙技术制备有纳米硅通道的埋氧的方法，属于微电子技术领域，依次包括纳米侧墙的生成，以侧墙为掩模刻蚀出阻挡离子注入的掩模，离子注入和高温退火等步骤，其特征在于：(1)采用常规工艺形成纳米侧墙，其厚度为30～100nm；(2)以侧墙为掩模刻蚀下层薄膜形成阻挡离子注入的掩模，厚度为100～800nm；(3)注入离子的能量为20～200keV，相应的剂量为1.0～7.0×1017cm-2，衬底温度为400～700℃；(4)退火温度为1200～1375℃，退火时间为1～24个小时，退火气氛为Ar与O2的混合气体，其中O2的含量为0.1%～20%。采用本发明的方法可以在不用电子束曝光的条件下制备在埋氧中有纳米硅通道的SOI材料，可以在CMOS和MEMS工艺中得到应用。
-
公开(公告)号：CN1779989A
公开(公告)日：2006-05-31
申请号：CN200510029987.0
申请日：2005-09-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/786 , H01L21/336
Abstract: 本发明涉及抗辐射加固的特殊体接触的SOIMOSFET及源漏极的注入方法。其特征在于在绝缘体上硅场效应晶体管结构中，源和漏的结深不同，漏极深度与顶层硅膜厚度一致，源极的结深小于顶层硅膜的厚度，体从源极下面与器件末端的体接触相连；对于n型金属氧化物半导体场效应晶体管与源极相邻的是重掺杂p型区域，用作体接触；且源、漏极分步注入形成。在浅源极下面引入重掺杂的体接触，这种体接触结构能够大幅度地减少辐射引起的背沟漏电流，因此具有抗总剂量辐射的优越性能，而且不用特殊制备氧化埋层，适用于商业化生产。
-
公开(公告)号：CN1687800A
公开(公告)日：2005-10-26
申请号：CN200510025136.9
申请日：2005-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种绝缘体上硅(SOI)的电学参数的表征方法，属于微电子与固体电子学、硅基集成光电子器件材料的一种表征方法。其特征在于所述的方法以四探针测试平台为基础，附加导电样品台，搭建起一套赝MOS(Metal－Oxide－Semiconductor：金属－氧化物－半导体)系统，采用类似于MOSFET的分析手段表征绝缘体上的硅材料的埋层氧化物电荷密度，界面态密度等电学参数。具有简便易行、成本低、测试过程迅速等优点，可以作为SOI材料规模化生产的在线表征方法。
-
公开(公告)号：CN1431717A
公开(公告)日：2003-07-23
申请号：CN03115425.5
申请日：2003-02-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L27/12 , H01L21/336 , H01L21/84
Abstract: 本发明提出了一种降低全耗尽绝缘体上的硅(SOI)金属－氧化物－半导体场效应晶体管(MOSFET)源漏串联电阻的新结构，其特征在于源漏区的顶层硅比沟道区的顶层硅厚，从而有效地降低了源漏串联电阻；同时，源漏区和沟道区的表面在同一平面上。这种降低全耗尽SOI MOSFET源漏串联电阻的新结构是采用图形化注氧隔离(SIMOX)技术来实现的。方法之一是通过控制不同区域埋氧的深度使SOI MOSTET源漏区的顶层硅比沟道区的顶层硅厚；方法之二是通过控制不同区域埋氧的厚度使SOI MOSTET源漏区的顶层硅比沟道区的顶层硅厚。源漏区的顶层硅比沟道区的顶层硅厚30～100nm，可以有效地降低源漏串联电阻。
-
-
-
-
-
-
-
-
-
Search Results
238
records
(took 0.105 seconds)
