低功耗静态随机存储器单元以及存储器

    公开(公告)号:CN112634957A

    公开(公告)日:2021-04-09

    申请号:CN202011595923.8

    申请日:2020-12-29

    Abstract: 本发明提供了一种低功耗的静态随机存储器单元以及存储器,包括第一N型晶体管和第一P型晶体管组成的第一CMOS反相器,由第二N型晶体管和第二P型晶体管组成的第二CMOS反相器,第一和第二CMOS反相器对置互锁设置,第一和第二CMOS反相器的输出端分别连接第三N型晶体管和第四N型晶体管的源/漏极,所述第一和第二CMOS反相器的接地端分别通过第五N型晶体管和第六N型晶体管接地,所述第五N型晶体管的栅极接第一N型晶体管栅极,所述第六N型晶体管的栅极接第二N型晶体管栅极。本发明在原有传统6管存储单元的基础上添加两个N型晶体管,在现有的6T电路基础上形成了8T电路。在单元处于保持状态时,充当电阻从而降低了单元的漏电。

    RF MOS器件的在片测试结构的去嵌方法

    公开(公告)号:CN113655360A

    公开(公告)日:2021-11-16

    申请号:CN202110913198.2

    申请日:2021-08-10

    Abstract: 本发明提供了一种RF MOS器件的在片测试结构的去嵌方法,包括如下步骤:在同一衬底上同时形成待测器件,以及相对应的引脚结构、开路结构、短路结构以及直通结构;分别对上述待测器件、引脚结构、开路结构、短路结构、直通结构进行S参数测试;利用电磁仿真模型仿真一个金属条阻抗,算出实际短路结构引入的阻抗;利用所获得的实际短路结构引入的阻抗,将S参数转换为Y参数。本发明通过对一个金属条进行电磁仿真其阻抗来模拟实际用于去嵌的短路结构中用于共地互连的那部分金属块的阻抗,并在去嵌过程中将该阻抗去除,从而在更高频率的时候也能获得更好的去嵌精度。

    基于浮栅晶体管的脉冲神经元网络

    公开(公告)号:CN112819148A

    公开(公告)日:2021-05-18

    申请号:CN202011638759.4

    申请日:2020-12-31

    Abstract: 本发明提供了一种基于浮栅晶体管的脉冲神经元网络,包括多节点输入单元和脉冲产生单元:所述多节点输入单元包括一多输入端浮栅晶体管,多输入端浮栅晶体管的多个栅极输入端分别连接外部的多个仿生传感器输入信号,源极接地,漏极接脉冲产生单元的正极;脉冲产生单元包括一Mott忆阻器,Mott忆阻器的负极连接工作电压,正极连接晶体管的漏极,并作为所述脉冲神经元网络的脉冲输出端。本发明给出了一种全新的电子传入神经元实现架构。该架构面向硬件神经形态脉冲神经网络的应用,实现了模拟信号到脉冲信号的转换,具有结构简单、功能多、功耗低等优点,更加适应于脉冲神经网络。

Patent Agency Ranking