-
公开(公告)号：CN101335046A
公开(公告)日：2008-12-31
申请号：CN200810041414.3
申请日：2008-08-05
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明揭示了一种相变存储器，包括若干存储单元、列选通电路与译码器、读比较电阻、灵敏放大器、读写驱动电路、行译码器；所述各存储单元的位线接入所述列选通电路与译码器，各存储单元的字线接入所述行译码器；所述列选通电路与译码器连接所述读写驱动电路、及灵敏放大器，所述读写驱动电路通过读比较电阻连接所述灵敏放大器；所述各存储单元包括一个选通二极管及至少两个相变存储单元；所述各相变存储单元并联后与所述选通二极管连接。本发明的相变存储器采用1DnR存储单元结构，从而减少了选通二极管占用的芯片面积。
-
公开(公告)号：CN101329894A
公开(公告)日：2008-12-24
申请号：CN200810040948.4
申请日：2008-07-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C7/10
Abstract: 本发明涉及一种新型存储系统，它充分发挥相变存储器的优点，结合当今与未来擦、写速度更快与循环次数更高的存储器来实现低压、低功耗、高速与长寿命的功效。这种新型存储系统，对相变存储块进行实时的探测，以读写频率为依据，对不同的相变存储块采用不同的读写方式，通过设定读写操作频率的参考值以及主体存储器部分与副体存储器部分的容量比例来调节整个存储系统的读写次数、速度和功耗。它的另一个优点是仅仅只需修改少量的参数便可以设计出完全不同的相变存储芯片，同时也使不同应用领域的相变存储器设计纳入到一个体系中。
-
公开(公告)号：CN115036417B
公开(公告)日：2025-04-18
申请号：CN202210480717.5
申请日：2022-04-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H10B63/10
Abstract: 本发明涉及一种低功耗相变存储器的制备方法。该制备方法包括：(1)在衬底上生长第一介质层，并形成圆柱状底电极；(2)在第一介质层上形成第二介质层，光刻和刻蚀形成纵向的沟槽1，(3)在沟槽1内形成“倒几字”型相变材料层，回刻蚀；(4)在形成的侧壁相变结构上生长第三电介质层，然后生长第四电介质层并填满沟槽1，抛光；(5)生长导电薄膜层，并通过光刻和刻蚀形成纵向条状导电线条；(6)生长第五电介质层，然后生长第六电介质层并填满导电线条之间的沟槽2，抛光；(7)圆孔1光刻和刻蚀，孔内填充导电材料，然后抛光，形成顶电极。该方法制备的相变材料层以片状形式存在，大大减小了相变材料的体积有利于功耗的降低。
-
公开(公告)号：CN115036417A
公开(公告)日：2022-09-09
申请号：CN202210480717.5
申请日：2022-04-19
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种低功耗相变存储器的制备方法。该制备方法包括：(1)在衬底上生长第一介质层，并形成圆柱状底电极；(2)在第一介质层上形成第二介质层，光刻和刻蚀形成纵向的沟槽1，(3)在沟槽1内形成“倒几字”型相变材料层，回刻蚀；(4)在形成的侧壁相变结构上生长第三电介质层，然后生长第四电介质层并填满沟槽1，抛光；(5)生长导电薄膜层，并通过光刻和刻蚀形成纵向条状导电线条；(6)生长第五电介质层，然后生长第六电介质层并填满导电线条之间的沟槽2，抛光；(7)圆孔1光刻和刻蚀，孔内填充导电材料，然后抛光，形成顶电极。该方法制备的相变材料层以片状形式存在，大大减小了相变材料的体积有利于功耗的降低。
-
公开(公告)号：CN112285519B
公开(公告)日：2022-06-24
申请号：CN202011156695.4
申请日：2020-10-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种二极管选通阵列中串联电阻及理想因子的测量方法，采用测试设备测量二极管选通阵列中待测二极管在正向偏压下的电流得到I‑V曲线，通过I‑V曲线上大电压区内的近邻两点计算所述待测二极管的串联电阻，通过I‑V曲线上截止区外小电压区内的近邻两点计算所述待测二极管的理想因子。本发明在不使用高精度的测试设备下能够较为准确的测出串联电阻及理想因子。
-
Patent Agency Ranking
公开(公告)号：CN113539311A
公开(公告)日：2021-10-22
申请号：CN202110724690.5
申请日：2021-06-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种减少二极管选通阵列寄生漏电的偏置方法，所述二极管阵列包括十字交叉的至少两根位线和至少两根字线，所述位线和字线的交叉点处设置有二极管，对多根相邻位线施加选通信号，其他位线接地，将选通单元所在的字线接地，并对其他字线施加一个大于操作电压且小于二极管反向击穿电压的电压Vp，其中，所述选通单元位于同一根字线上。本发明能够减少阵列寄生漏电，同时提高存储单元可靠性。
-
公开(公告)号：CN113488093A
公开(公告)日：2021-10-08
申请号：CN202110754913.2
申请日：2021-07-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明涉及一种实现存储器多级存储的方法及装置，方法包括以下步骤：将存储器单元操作至低阻态；根据所述存储器单元的电阻变化特性，提取一组电脉冲，使得所述存储器单元的电阻随所述电脉冲个数的增加而线性增加；使用所述电脉冲来实现所述存储器的多级存储，并在每个脉冲操作后都紧随一个读操作，确认所述存储器单元的电阻值是否到达目标状态，用以控制脉冲操作的停止或继续。本发明能够降低功耗，提高效率，节约成本，提高多级存储成功率。
-
公开(公告)号：CN112311361A
公开(公告)日：2021-02-02
申请号：CN201910699840.4
申请日：2019-07-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种阶梯脉冲的确认方法，包括：基于确定的电阻方程和温度方程确定包含第一未知参量和第二未知参量的电流方程；根据多个第一阶梯脉冲对应的多个电阻阻值中确定出第一电阻阻值对应的第一阶梯脉冲；第一电阻阻值对应的第一阶梯脉冲的首脉冲的脉宽和幅值为第一脉宽和第一幅值；根据多个第二阶梯脉冲对应的多个电阻阻值中确定出第二电阻阻值对应的第二阶梯脉冲；第二电阻阻值对应的第二阶梯脉冲的非首脉冲的脉宽为第二脉宽；基于第二脉宽和第一幅值确定电流方程；基于电流方程对第二电阻阻值对应的第二阶梯脉冲的非首脉冲的幅值进行调节，获取与电流方程相匹配的目标阶梯脉冲。此设计得到的目标阶梯脉冲可以使擦操作成功率提高且速度变快。
-
公开(公告)号：CN108922574B
公开(公告)日：2020-11-13
申请号：CN201810637327.8
申请日：2018-06-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56 , G11C11/4091
Abstract: 本发明提供一种相变存储器的高速数据读出电路及读出方法，所述数据读出电路包括：钳位电路、参考读电流产生电路、目标相变存储单元、参数匹配单元、电压_电流型全差分读电路及比较电路；其中，所述钳位电路通过所述参考读电流产生电路与所述目标相变存储单元所在位线和所述参数匹配单元所在位线连接，所述参考读电流产生电路与所述钳位电路连接，所述目标相变存储单元与所述参考读电流产生电路连接，所述参数匹配单元与所述参考读电流产生电路连接，所述电压_电流型全差分读电路与所述钳位电路连接，所述比较电路与所述电压_电流型全差分读电路连接。通过本发明解决了现有相变存储器数据读出电路的数据读取速度较慢的问题。
-
公开(公告)号：CN107068198B
公开(公告)日：2020-03-31
申请号：CN201710256187.5
申请日：2017-04-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C29/56
Abstract: 本发明提供一种用于相变存储单元电流测试的SET退火优化电路及方法，包括：产生第一、第二脉冲电流源的脉冲电流源产生电路；控制输出驱动电流的下降沿缓慢下降的电容；输出所述输出驱动电流的负载相变电阻；控制电容充放电的开关管；及对单脉冲驱动电压反相的反相器。基于负直流电流及单脉冲驱动电压产生第一、第二脉冲电流源；在单脉冲驱动电压为高电平时，第一脉冲电流源为电容充电；第二脉冲电流源流经负载相变电阻，作为输出驱动电流的高电平信号；在单脉冲电压为低电平时，电容为负载相变电阻供电，使输出驱动电流的下降沿缓慢下降。本发明利用RC放电效应，控制输出驱动电流的下降沿缓慢下降，以此每个存储单元都能作用在最优SET操作的参数下。
-
-
-
-
-
-
-
-
-
Search Results
104
records
(took 0.043 seconds)
