公开(公告)号：CN100458970C

公开(公告)日：2009-02-04

申请号：CN200510080637.7

申请日：2005-07-04

Applicant: 联咏科技股份有限公司

Inventor： 陈永隆 ,  杨家荣

IPC: G11C11/34 ,  G11C16/02 ,  H01L27/105 ,  H01L27/115

Abstract: 本发明涉及一种嵌入式存储单元结构以及存储装置的系统结构与操作方法，所要解决的技术问题是使其不需要独立的存储单元以储存载入器的程序资料，从而可以降低成本并更加适于实用。该具有载入器的嵌入式存储单元结构，包括一主存储区域，以及从该主存储区域规划出来的一资料区域。多个载入器部份程序，散置于该主存储区域中的不同地址，其中该些载入器部份程序组合后成为一载入器程序，以及一载入器映射(mapping)区域，用以在启动阶段，置放该载入器程序。当启动时，该载入器映射区域的一原始资料，先暂时备份到其他处。而空出的位置用以储存载入器程序。当启动完毕后，该原始资料被回复到原始位置。

公开(公告)号：CN100449644C

公开(公告)日：2009-01-07

申请号：CN03808515.1

申请日：2003-02-05

Applicant: 微米技术有限公司

Inventor： T·L·吉尔顿

IPC: G11C11/34 ,  G11C11/56

CPC classification number: G11C13/0004 ,  G11C11/56 ,  G11C11/5678 ,  G11C17/14 ,  H01L45/085 ,  H01L45/142 ,  H01L45/143 ,  H01L45/144

Abstract: 可编程多数据状态存储单元包括由第一导电材料形成的第一电极层、由第二导电材料形成的第二电极层、以及置于该第一和第二电极层之间的第一层金属掺杂硫族化物材料。该第一层提供一种媒质，其中可以形成导电生长以便将第一和第二电极层电耦合在一起。该存储单元还包括由第三导电材料形成的第三电极层，以及置于该第二和第三电极层之间的第二层金属掺杂硫族化物材料，该第二层提供一种媒质，其中可以形成导电生长以便将第二和第三电极层电耦合在一起。

公开(公告)号：CN100449643C

公开(公告)日：2009-01-07

申请号：CN200310118713.X

申请日：2003-12-02

Applicant: 三星电子株式会社

Inventor： 崔钟贤 ,  金载勋 ,  金俊亨 ,  金致旭 ,  孙汉求

IPC: G11C11/34 ,  G11C11/4074

CPC classification number: G05F3/242

Abstract: 提供一种控制内部电压电平的内部电压发生电和基准电压发生电路，其中基准电压发生电路包括配电单元、箝位控制单元以及控制单元；配电单元响应于外部电源电压产生低于外部电源电压的电压电平，通过输出端子输出根据工作模式变化的基准电压；箝位控制单元连接在输出端子和地电压之间，响应于比基准电压电平低的控制电压电平，箝位基准电压电平在恒定电平；控制单元响应于第一和第二工作模式信号增加或减少基准电压的电压电平；控制单元包括第一控制晶体管和第二控制晶体管；基准电压发生电路根据半导体存储器件的工作模式控制基准电压电平，这样，半导体存储器件的工作特性在一些工作模式下将提高，而在另一些工作模式下它的功耗将降低。

公开(公告)号：CN100421176C

公开(公告)日：2008-09-24

申请号：CN200410074129.3

申请日：2004-08-31

Applicant: 松下电器产业株式会社

Inventor： 白滨政则 ,  县政志 ,  川崎利昭 ,  西原龙二

IPC: G11C11/34 ,  G11C29/00

CPC classification number: G11C7/1096 ,  G11C7/062 ,  G11C7/1078

Abstract: 一种半导体集成电路装置，包括：第一和第二非易失性存储元件；第一放大器，用于放大第一非易失性存储元件的输出信号，以输出放大了的信号；以及第二放大器，用于向第一放大器输出控制信号，该控制信号是通过放大第二非易失性存储元件的输出信号而产生的。第二放大器基于存储在第二非易失性存储元件中的数据，将第一放大器的输出信号固定在高电势或低电势。

公开(公告)号：CN100419908C

公开(公告)日：2008-09-17

申请号：CN200410038651.6

申请日：2004-05-08

Applicant: 夏普株式会社

Inventor： 松冈伸明 ,  那胁胜 ,  森川佳直 ,  岩田浩 ,  柴田晃秀 ,  滨口弘治

IPC: G11C11/34

CPC classification number: H01L21/28282 ,  G11C16/0475 ,  G11C16/0491 ,  H01L29/42332 ,  H01L29/7887 ,  H01L29/7923

Abstract: 一种用于驱动包含存储阵列的半导体存储器件的方法，此存储阵列具有多个排列成行和列的存储单元。各个存储单元包括经由栅绝缘膜形成在半导体层上的栅电极、排列在栅电极下方的沟道区、排列在沟道区二侧上且导电类型与沟道区相反的作为扩散区的源和漏、以及形成在栅电极二侧上且具有保持电荷的功能的存储功能单元。此方法包含下列步骤：选择一个连接到待要选择的存储单元的栅电极的行线；将连接到待要选择的存储单元的源的第一列线接地；以及将第一电位施加到第二列线，同时将第二电位施加到第三列线。

公开(公告)号：CN100409428C

公开(公告)日：2008-08-06

申请号：CN200510067913.6

申请日：2005-04-28

Applicant: 旺宏电子股份有限公司

Inventor： 郭明昌 ,  吴昭谊

IPC: H01L21/8239 ,  H01L21/82 ,  H01L27/105 ,  G11C11/34

Abstract: 本发明是关于一种非易失性存储器及其制造方法以及操作方法。该非易失性存储器的制造方法是先于基底形成堆叠结构，此堆叠结构包括下层的栅极介电层与位于栅极介电层上方的控制栅极。然后，于堆叠结构的顶部、侧壁与裸露的基底上，分别形成第一介电层、第二介电层与第三介电层。之后，于堆叠结构的顶部及侧壁覆盖电荷储存层，并且于电荷储存层两侧的基底上形成一对辅助栅极，其中各个辅助栅极与电荷储存层之间相距一间隙。

公开(公告)号：CN101208753A

公开(公告)日：2008-06-25

申请号：CN200680015052.X

申请日：2006-03-12

Applicant: 晟碟以色列有限公司

Inventor： 曼纳切姆·拉瑟

IPC: G11C16/06 ,  G11C11/34

CPC classification number: G06F12/0246 ,  G06F2212/1036 ,  G06F2212/7211 ,  G11C16/349 ,  G11C2216/18

Abstract: 对于存储器的每个块，计算作为所述块已被擦除的次数和至少一个其它块已被擦除的次数的函数的数。所述数被存储到包括存储器的存储器装置中。当块被擦除时根据需要更新所述数。根据块的数来选择要被擦除的块。优选地，每个块的函数是所述块的相对等级。

公开(公告)号：CN100380528C

公开(公告)日：2008-04-09

申请号：CN200310114243.X

申请日：2003-11-04

Applicant: 株式会社瑞萨科技

Inventor： 辻野光纪 ,  三木武夫

IPC: G11C29/00 ,  G11C11/34 ,  H01L21/82

CPC classification number: G11C29/027 ,  G11C17/18 ,  G11C29/02

Abstract: 通过切换模式信号(TMSIG)，与通常模式相比，可以增大锁存器电路(50，84)的驱动器电路(56，96)的能力。从而，即使在熔断器元件(FUSESCE，FUSECA1～FUSECA7)的切断部分发生微小泄漏时，也可正确识别切断。这样，通过提高锁存器电路(50，84)的驱动能力，可以消除熔断器的切断的误识别。从而，可提供难以发生熔断器的切断的误识别的半导体装置。

公开(公告)号：CN100358147C

公开(公告)日：2007-12-26

申请号：CN01803154.4

申请日：2001-08-13

Applicant: 矩阵半导体公司

Inventor： T·H·李 ,  V·苏布拉马尼安 ,  J·M·克莱维斯 ,  A·J·瓦尔克 ,  C·佩蒂 ,  I·G·库兹尼特佐夫 ,  M·G·约翰森 ,  P·M·法姆瓦尔德 ,  B·赫尔纳

IPC: H01L27/115 ,  H01L29/88 ,  H01L27/14 ,  G11C11/34 ,  H01L21/8246 ,  H01L21/336

CPC classification number: H01L27/11582 ,  G11C16/0466 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26 ,  G11C16/3427 ,  G11C2211/5612 ,  H01L21/31053 ,  H01L21/76819 ,  H01L21/8221 ,  H01L23/528 ,  H01L23/5329 ,  H01L27/0688 ,  H01L27/112 ,  H01L27/11286 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11558 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/1158 ,  H01L27/12 ,  H01L27/1203 ,  H01L29/0626 ,  H01L29/0661 ,  H01L29/16 ,  H01L29/1604 ,  H01L29/42324 ,  H01L29/42332 ,  H01L29/42364 ,  H01L29/511 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7391 ,  H01L29/78642 ,  H01L29/7881 ,  H01L29/7889 ,  H01L29/792 ,  H01L29/7926 ,  H01L29/861 ,  H01L29/8616

Abstract: 提供一种单体三维阵列的电荷存储器件，其包括多个器件层面，其中两个连续器件层面之间至少一个表面用化学机械抛光整平。

公开(公告)号：CN100347787C

公开(公告)日：2007-11-07

申请号：CN02159805.3

申请日：2002-12-27

Applicant: 三菱电机株式会社

Inventor： 山冈茂 ,  久家重博

IPC: G11C11/34 ,  G11C11/4078 ,  G11C29/00

CPC classification number: G11C7/1066 ,  G11C7/1045 ,  G11C11/401 ,  G11C29/46

Abstract: 本SSR SDRAM备有根据第1指令(CMDA)、第2指令(CMDB)、测试模式进入设置指令(TMESA)、第3指令(CMDC)以及测试模式寄存器设置指令(TMRSA)与时钟信号(CLK)的上升沿同步地被连续地输入而把测试模式进入信号(TMODE)置为“H”电平的测试模式进入信号发生电路。从而，不使用高电压(SVIH)就可以进入测试模式，所以即使在编入注册DIMM的情况下也可以进入测试模式。