-
公开(公告)号：CN103050530B
公开(公告)日：2015-07-15
申请号：CN201210071713.8
申请日：2012-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/66795 , H01L21/76224 , H01L29/7843 , H01L29/7845 , H01L29/785
Abstract: 公开了半导体器件以及制造半导体器件的方法，涉及FinFET器件及其制造方法。示例性半导体器件包括衬底，其包括设置在衬底上方的鳍结构，鳍结构包括一个或多个鳍。半导体器件还包括介电层，设置在鳍结构的中心部分上，并横跨一个或多个鳍的每一个。半导体器件还包括功函金属，设置在介电层上兵横跨一个或多个鳍的每一个。半导体器件还包括应变材料，设置在功函金属上并夹置在一个或多个鳍的每一个之间。半导体器件包括信号金属，设置在功函金属和应变材料的上方，并横跨一个或多个鳍的每一个。
-
公开(公告)号：CN104733299A
公开(公告)日：2015-06-24
申请号：CN201410281111.4
申请日：2014-06-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/8238 , H01L27/092 , H01L29/45
CPC classification number: H01L21/823814 , H01L21/31053 , H01L21/76224 , H01L21/8238 , H01L21/823807 , H01L21/823828 , H01L21/823857 , H01L21/823871 , H01L21/823878 , H01L21/8258 , H01L23/53209 , H01L23/535 , H01L27/092 , H01L29/0649 , H01L29/16 , H01L29/165 , H01L29/45 , H01L29/456 , H01L29/665 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及交错地形成镍硅和镍锗结构。本发明提供了用于在单个半导体衬底上产生半导体器件的系统和方法。产生的单个半导体衬底包括硅材料部分和锗材料部分。由第一金属在硅材料部分上形成第一组源极/漏极接触件。在第一温度下使用硅材料部分对第一组源极/漏极接触件进行退火。在将半导体衬底加热到第一温度之后，由第二金属在锗材料部分上形成第二组源极/漏极接触件，以及在第二温度下使用锗材料部分对第二组源极/漏极接触件进行退火，其中，第二温度小于第一温度。
-
公开(公告)号：CN103928518A
公开(公告)日：2014-07-16
申请号：CN201310580828.4
申请日：2013-11-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/785 , H01L29/7849 , H01L29/78696
Abstract: 本发明提供了一种集成电路结构，包括：半导体衬底和延伸至半导体衬底内的隔离区，其中，隔离区具有相向的相对侧壁。鳍结构包括：比隔离区的顶面高的硅鳍；被硅鳍覆盖的含锗半导体区；位于含锗半导体区的相对两侧上的氧化硅区；以及位于硅鳍和一个氧化硅区之间并且与它们接触的含锗半导体层。
-
公开(公告)号：CN103094362A
公开(公告)日：2013-05-08
申请号：CN201210206714.9
申请日：2012-06-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/94 , H01L21/334 , H01L23/64 , H01L21/02
CPC classification number: H01L29/66181 , H01L28/92 , H01L29/94 , H01L29/945
Abstract: 公开了3D电容器及其制造方法。示例性3D电容器包括衬底，其包括鳍结构，鳍结构包括多个鳍。3D电容器还包括设置在衬底上以及多个鳍的每一个之间的绝缘材料。3D电容器还包括设置在多个鳍的每一个上的介电层。3D电容器还包括设置在鳍结构的第一部分上的第一电极。第一电极直接与鳍结构的表面接触。3D电容器还包括设置在鳍结构的第二部分上的第二电极。第二电极被直接设置在介电层上，并且鳍结构的第一和第二部分是不同的。
-
公开(公告)号：CN1783333B
公开(公告)日：2010-05-05
申请号：CN200510090269.4
申请日：2005-08-12
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/228
Abstract: 本发明提供一种磁性随机存储元件。所述磁性随机存储元件，包括两个第一磁性层，分别地位于同一基底上。一第二磁性层夹置于该两个第一磁性层之间。以及两个介电层各接触该第二磁性层的相对面，并且各夹置于第二磁性层与该两个第一磁性层之一之间，其中各个该第一与第二磁性层与该介电层垂直于该基底或与该基底之间形成一介于60度至88度之间的锐角。本发明所述的磁性随机存储元件及其制造方法，可改善MRAM堆叠的空间，同时增加设计时的裕度及制程良率。
-
Patent Agency Ranking
公开(公告)号：CN1635189A
公开(公告)日：2005-07-06
申请号：CN200310123428.7
申请日：2003-12-26
Applicant: 台湾积体电路制造股份有限公司
IPC: C25D7/12 , H01L21/228 , H01L21/445
Abstract: 一种化学电镀方法，适用于将铜薄膜电镀在晶片上，且可避免将铜薄膜电镀在晶片的周围部分。此化学电镀铜方法以铜电极连接电源的正极，以晶片连接环状点接触电极。进行电镀时，环状点接触电极和晶片的周围部分间接触面的压力需小于一预定临界值。环状点接触电极和晶片的非周围部分间的接触面的压力需大于此预定临界值。
-
公开(公告)号：CN107230729B
公开(公告)日：2022-04-19
申请号：CN201710178653.2
申请日：2017-03-23
Applicant: 台湾积体电路制造股份有限公司 , 刘致为
IPC: H01L29/78 , H01L21/336 , H01L29/08
Abstract: 一种半导体器件包括位于衬底上方沿着第一方向延伸的鳍，和位于鳍上方在第二方向上延伸的栅极结构。栅极结构包括位于鳍上方的栅极介电层、位于栅极介电层上方的栅电极、和位于沿着第二方向延伸的栅电极的相对横向表面上的绝缘栅极侧壁。在与栅电极结构相邻的区域中的鳍中形成源极/漏极区，并且应力源层位于源极/漏极区和半导体衬底之间。应力源层包括含有1019原子cm‑3或更少的掺杂剂的GeSn或SiGeSn，以及鳍的位于栅极结构下方的部分是沟道区。本发明实施例涉及半导体器件及其制造方法。
-
公开(公告)号：CN106847916B
公开(公告)日：2020-07-03
申请号：CN201610815934.X
申请日：2016-09-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/165 , H01L21/336
Abstract: 本发明的实施例提供了一种半导体器件，包括衬底、至少一个半导体鳍和至少一个外延结构。半导体鳍位于衬底上。半导体鳍具有位于其上的至少一个凹槽。外延结构位于半导体鳍的凹槽中。外延结构包括沿着从半导体鳍至衬底的方向布置的最顶部部分、第一部分和第二部分。第一部分具有比最顶部部分的锗原子百分比和第二部分的锗原子百分比高的锗原子百分比。本发明的实施例还提供了形成半导体器件的方法。
-
公开(公告)号：CN106505104B
公开(公告)日：2020-06-19
申请号：CN201610671579.3
申请日：2016-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/423
Abstract: 本发明的实施例提供一种FinFET器件，FinFET器件包括衬底、形成在衬底上的鳍和横越鳍的栅电极。栅电极包括头部和尾部，并且尾部连接至头部并且向衬底延伸。头部的宽度大于尾部的宽度。本发明的实施例还提供了另一种FinFET器件及用于制造FinFET器件的方法。
-
公开(公告)号：CN107039276B
公开(公告)日：2020-01-03
申请号：CN201610824040.7
申请日：2016-09-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 半导体器件包括衬底、至少一个半导体鳍和至少一个外延结构。半导体鳍存在于衬底上。半导体鳍上具有至少一个凹槽。外延结构存在于半导体鳍的凹槽中。外延结构的最顶位置的n‑型杂质浓度低于位于最顶位置下方的外延结构的位置的n‑型杂质浓度。本发明的实施例还涉及半导体器件的形成方法。
-
-
-
-
-
-
-
-
-
Search Results
129
records
(took 0.044 seconds)
