公开(公告)号：CN118039609A

公开(公告)日：2024-05-14

申请号：CN202211357717.2

申请日：2022-11-01

申请人： 华东科技股份有限公司

发明人： 于鸿祺 ,  林俊荣 ,  古瑞庭

IPC分类号： H01L23/552 ,  H01L23/498 ,  H01L23/488 ,  H01L23/482 ,  H01L21/56 ,  H01L21/60 ,  H01L21/78

摘要： 本发明公开一种具电磁干扰屏蔽层的芯片封装结构及其制造方法，其中该芯片封装结构包含一芯片、一重布线层、一绝缘层及一电磁干扰屏蔽层；其中该绝缘层是在该绝缘层的至少一第一开口的环周围处形成有一环周壁以包围住各第一开口，并使在该环周壁的外围区域形成一凹下的平台，且该平台的水平高度是低于该环周壁的水平高度；其中该电磁干扰屏蔽层是覆盖地设于该绝缘层的该平台上供用以防止各导接线路及该芯片受到电磁干扰；其中该电磁干扰屏蔽层是通过该绝缘层的该环周壁以与各焊垫隔离并电性绝缘，以提升产品的信赖度而增加产品的市场竞争力。

公开(公告)号：CN118016636A

公开(公告)日：2024-05-10

申请号：CN202311120859.1

申请日：2023-09-01

申请人： 瑞萨电子株式会社

发明人： 土屋惠太 ,  佃龙明

IPC分类号： H01L23/528 ,  H01L23/552

摘要： 一种半导体器件，其包括包含多个布线层的布线衬底和包含第一模拟电路的半导体芯片。能够向该第一模拟电路供应第一电源电位的电源电位图案和能够向该第一模拟电路供应第一参考电位的参考电位图案与该第一模拟电路电连接。该电源电位图案设置在该多个布线层之中最接近该布线衬底的下表面的第一布线层中。该参考电位图案设置在该第一布线层之后最接近该下表面的第二布线层中。该电源电位图案和该参考电位图案在彼此相同的方向上延伸，同时在透视平面图中彼此重叠。

公开(公告)号：CN118016629A

公开(公告)日：2024-05-10

申请号：CN202410148673.5

申请日：2024-02-02

申请人： 中国电子科技集团公司第十三研究所

发明人： 史光华 ,  徐达 ,  王磊 ,  袁彪 ,  魏少伟 ,  李仕俊 ,  杨彦锋 ,  宋学峰 ,  王建 ,  王真 ,  马成龙 ,  吴浩宇 ,  左国森 ,  孔令甲 ,  张路洋

IPC分类号： H01L23/498 ,  H01L23/552 ,  H01L23/04 ,  H01L25/16 ,  H01L21/52

摘要： 本申请适用于微电子封装技术领域，提供了一种一体集成微同轴气密封装结构及其制造方法，该封装结构包括：基板、微同轴结构、芯片、无源器件、第一隔离墙、第二隔离墙和盖板。微同轴结构、第一隔离墙和第二隔离墙从基板生长而成；第一隔离墙生长在基板的上表面的外侧，微同轴结构和第二隔离墙生长在基板的上表面的内侧；芯片和无源器件均设置在基板的上表面上；第二隔离墙设置在开放式的无源器件和芯片的周围，隔离电磁干扰；盖板与基板、第一隔离墙形成密封空间，将微同轴结构、芯片、无源器件和第二隔离墙密封在密封空间。本申请的方法能够在实现气密封装微同轴器件的同时，解决装配精度较低，I/O互连引脚的节距大及数量少，需要在微同轴器件或基板界面设计阻焊结构的问题。

公开(公告)号：CN117202545B

公开(公告)日：2024-05-10

申请号：CN202311106827.6

申请日：2023-08-30

申请人： 山东航天电子技术研究所

发明人： 姜文宇 ,  詹兴龙 ,  赵建伟 ,  王全文 ,  赵建树 ,  王岑

IPC分类号： H05K5/00 ,  H05K1/14 ,  H05K1/03 ,  H05K1/11 ,  H05K9/00 ,  H01L23/498 ,  H01L23/552 ,  H01L21/50

摘要： 本发明提供了一种宇航模块电源的高密度封装结构，包括外壳和多层立体基板，多层立体基板设置在外壳内部，包括功率电路基板和多层控制电路基板，功率电路基板固定设置在外壳内部底端，多层控制电路基板固定在功率电路基板上，提升了外壳内空间利用率；将控制电路集成在多层控制电路基板上，减少了控制电路占用面积；将功率电路集成在功率电路基板上，解决了功率部分电路电流大，发热点集中问题；多层立体基板的上下层之间通过通孔和柔性排线互连，解决了漆包线走线难问题；电路设计上将控制电路和功率电路分板，既保证了控制电路的稳定性，使得控制信号可靠稳定传输，有效抑制了功率回路上的电磁干扰，防止因抗扰度不足引起各种故障。

公开(公告)号：CN117995824A

公开(公告)日：2024-05-07

申请号：CN202211399451.8

申请日：2022-11-09

申请人： 矽品精密工业股份有限公司

发明人： 邱志贤 ,  蔡文荣 ,  何志强 ,  张克维 ,  陈嘉扬

IPC分类号： H01L23/552 ,  H01L23/31 ,  H01L25/16 ,  H01L21/50 ,  H01L21/56

摘要： 一种电子封装件及其制法，包括于承载结构上设置电子元件及至少一封装模块，且该封装模块包含有半导体芯片及遮盖该半导体芯片的屏蔽结构，再以包覆层包覆该电子元件与该封装模块，之后将屏蔽层设于该包覆层上且接触该屏蔽结构，故该封装模块因包含有半导体芯片及屏蔽结构而能同时具有芯片功能及屏蔽墙功能。

公开(公告)号：CN117979816A

公开(公告)日：2024-05-03

申请号：CN202410150073.2

申请日：2024-02-02

申请人： 量子科技长三角产业创新中心

发明人： 安锐 ,  王西伟 ,  方翁武 ,  郭居上 ,  徐友武 ,  潘岳 ,  张云涛

IPC分类号： H10N60/81 ,  H10N60/82 ,  H01L23/552 ,  H01L23/66 ,  H01L23/58 ,  G06N10/40 ,  G06N10/20

摘要： 本申请公开了一种量子芯片封装基板及量子计算机；涉及量子芯片领域，解决量子比特需求的增加带来的集成度低及增加串扰的问题，本申请在信号传输线周围与金属化孔处设置回流地孔，减小地回流的阻抗，降低串扰，改善信号质量。通过在过孔换层处，设置回流地孔，可以消除过孔带来的谐振。基板的顶层设置有保护地线，可以提供一种电磁屏蔽的保护，降低基板上信号传输线的串扰影响，提高信号传输线的稳定性和减小信号传输线之间的串扰。另外，增加回流地孔和保护地线不仅可以减小串扰问题，从传热的角度也增加了大量传热路径，采用信号传输线打回流地孔，在减小串扰的基础上，对基板进行高密度布线，提高集成度。

公开(公告)号：CN117810266B

公开(公告)日：2024-05-03

申请号：CN202410225370.9

申请日：2024-02-29

申请人： 电子科技大学

发明人： 肖洋

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L23/552

摘要： 本发明提供了一种基于标准工艺的抗辐射横向扩散金属氧化半导体，属于功率器件技术领域。所述半导体设置有有源区,有源区被场氧层包围；所述有源区内设置有栅极端，漏端，源端，漂移区，Pbody区；Pbody区形成的沟道两端通过有源加固端与场氧层隔离；有源加固端是Pbody区或漂移区；该方法通过有源区隔离场氧层和器件沟道，避免场氧层产生的寄生电荷与沟道接触形成寄生沟道，有效提高了LDMOS管的抗总剂量效应能力，达到了抗辐射的目的；避免了传统环栅器件等效宽长比计算的误差，与常规LDMOS管栅极端宽长比一致，可以灵活调整宽长比；结构简单，与商用工艺完全兼容。

公开(公告)号：CN117038620B

公开(公告)日：2024-05-03

申请号：CN202310898904.X

申请日：2023-07-20

申请人： 上海纳矽微电子有限公司 ,  苏州纳芯微电子股份有限公司

发明人： 卢小敏 ,  张宁 ,  朱颖

IPC分类号： H01L23/495 ,  H01L23/552 ,  H01L21/48 ,  H01L21/60 ,  H01L21/768

摘要： 本发明提供一种引脚框架的封装结构及其制造方法，引脚框架的封装结构包括引脚框架、设于所述引脚框架上的多个芯片和包覆所述芯片的塑封层，其特征在于，所述引脚框架包括第一基岛，所述第一基岛上设置有至少两个芯片，且所述第一基岛上设置有至少一处隔离区，至少一所述芯片设置于所述隔离区内，所述隔离区尺寸大于设置于其内的所述芯片尺寸，所述隔离区在设置于其内的芯片周侧区域形成隔离耐压区域，所述隔离耐压区域被配置用于防止其内的所述芯片与所述基岛之间耐压失效击穿，所述芯片之间距离大于耐压距离。

公开(公告)号：CN113316841B

公开(公告)日：2024-05-03

申请号：CN201980088979.3

申请日：2019-12-17

申请人： QORVO美国公司

发明人： 迪库马尔·M·奈尔 ,  罗伯特·查尔斯·德里 ,  杰弗里·德科斯基

IPC分类号： H01L23/367 ,  H01L23/31 ,  H01L23/552

摘要： 公开了电子封装件布置及相关方法，这些布置及方法提供改进的热管理和电磁屏蔽中的一种或多种。公开了电子封装件，这些电子封装件包括一个或多个电子器件、包覆成型体、及均热片或金属框架结构的布置。均热片或金属框架结构可被布置在电子器件的上方以形成散热路径，这些散热路径在一个或多个方向上(包括在电子封装件的上方和下方)从电子器件中吸收操作热。均热片或金属框架结构也可布置为形成电磁屏蔽，这些电磁屏蔽减少在电子封装件内各电子器件之间的串扰并且阻止不需要的发射逸出或者进入电子封装件。

公开(公告)号：CN117855209A

公开(公告)日：2024-04-09

申请号：CN202311248385.9

申请日：2023-09-26

申请人： 罗姆股份有限公司

发明人： 又井慎太郎 ,  北原崇博

IPC分类号： H01L27/02 ,  H01L23/552

摘要： 本揭示的目的在于提供一种能抑制外部干扰噪声的影响的半导体集成电路。半导体集成电路具备：输入端子，构成为能输入电压急剧变化的信号；放大电路，构成为放大2个输入信号的差量；第1元件，连接于所述放大电路的第1输入端；及第2元件，连接于所述放大电路的第2输入端；且在俯视下，所述第1元件的配置区域中包含的第1位置与所述输入端子中包含的第3位置之间的距离、和所述第2元件的配置区域中包含的第2位置与所述第3位置之间的距离相等。