-
公开(公告)号：CN103714841A
公开(公告)日：2014-04-09
申请号：CN201310261739.3
申请日：2007-03-26
申请人： 莫塞德技术公司
发明人： 金镇祺
CPC分类号： G06F13/4247 , G06F13/1684 , G06F13/4234 , G11C16/06 , H01L24/48 , H01L2224/32145 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2924/00014 , H01L2924/10253 , H01L2924/12041 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/00 , H01L2224/45099 , H01L2924/00012 , H01L2224/85399 , H01L2224/05599
摘要： 一种闪烁存储器系统在系统级封装（SIP）外壳中实现，所述系统包括闪烁存储器控制器和多个闪烁存储器设备。SIP涉及包括多个集成电路（芯片）的单个封装或者模块。闪烁存储器控制器被配置为和外部系统以及所述SIP中的多个存储器设备接口。所述存储器设备被配置在菊花链级联布置中，由闪烁存储器控制器通过经菊花链级联发送的命令控制。
-
公开(公告)号：CN103500582A
公开(公告)日：2014-01-08
申请号：CN201310424908.0
申请日：2007-12-10
申请人： 莫塞德技术公司
IPC分类号： G11C7/10
CPC分类号： G11C7/1045 , G11C7/1006 , G11C7/1051 , G11C7/1075 , G11C7/1078 , G11C2207/107
摘要： 本发明提供了一种方法和系统，其允许使用串行存取或者使用并行存取来执行存取一个或者多个存储体的方法。在串行模式中，每一链路作为独立的串行链路操作。相反，在并行模式期间，链路作为并行链路共同操作。其中，在串行模式中，对于每一链路独立地接收输入和输出控制，在并行模式期间，所有的链路共同使用单组输入和输出控制。
-
公开(公告)号：CN103366799A
公开(公告)日：2013-10-23
申请号：CN201310246837.X
申请日：2007-12-21
申请人： 莫塞德技术公司
IPC分类号： G11C11/408 , G11C7/10
CPC分类号： G06F13/4022 , G11C7/1048 , G11C7/18 , G11C11/408
摘要： 本发明提供的一种存储器系统具有多个存储体和多个链路控制器。对于每一存储体，存在第一切换逻辑，用于接收用于每一链路控制器的输出，并且用于传递仅一个链路控制器的输出到所述存储体。对于每一链路控制器，存在第二切换逻辑，用于接收每一存储体的输出，并且用于传递仅一个存储体的输出到所述链路控制器。根据本发明的实施例，存在切换控制器逻辑，用于控制所述第一切换逻辑和所述第二切换逻辑二者的操作，来防止多个链路控制器对同一存储体的同时或者交迭的存取，并且用于防止由同一链路控制器对多个体的同时或者交迭存取。
-
公开(公告)号：CN101611453B
公开(公告)日：2013-07-10
申请号：CN200780051575.4
申请日：2007-12-21
申请人： 莫塞德技术公司
CPC分类号： G06F13/4022 , G11C7/1048 , G11C7/18 , G11C11/408
摘要： 本发明提供的一种存储器系统具有多个存储体和多个链路控制器。对于每一存储体，存在第一切换逻辑，用于接收用于每一链路控制器的输出，并且用于传递仅一个链路控制器的输出到所述存储体。对于每一链路控制器，存在第二切换逻辑，用于接收每一存储体的输出，并且用于传递仅一个存储体的输出到所述链路控制器。根据本发明的实施例，存在切换控制器逻辑，用于控制所述第一切换逻辑和所述第二切换逻辑二者的操作，来防止多个链路控制器对同一存储体的同时或者交迭的存取，并且用于防止由同一链路控制器对多个体的同时或者交迭存取。
-
公开(公告)号：CN103151074A
公开(公告)日：2013-06-12
申请号：CN201310057323.X
申请日：2008-12-11
申请人： 莫塞德技术公司
发明人： 金镇祺
IPC分类号： G11C16/20
摘要： 本发明提供一种和异步操作以及同步串行操作可兼容的双重功能存储器装置架构。双重功能存储器装置架构包括具有两个不同功能分配的一组物理端口。在存储器装置的物理端口和内核电路之间耦合的是异步和同步输入和输出信号路径或者电路。信号路径包括耦合到该端口的共享或者专用缓存器、异步和同步命令译码器、切换器网络和模式检测器。模式检测器根据端口确定双重功能存储器装置的操作模式，并且提供合适的切换选择信号。切换器网络响应于切换选择信号将输入或者输出信号通过异步或者同步电路发送。合适的命令译码器解释该输入信号并且为命令控制逻辑提供用于初始化对应操作的必要信号。
-
公开(公告)号：CN103137200A
公开(公告)日：2013-06-05
申请号：CN201210570799.9
申请日：2008-02-06
申请人： 莫塞德技术公司
CPC分类号： G11C16/0483 , G11C16/08 , G11C16/10
摘要： 一种用于编程NAND闪速单元的方法，用于在允许随机页面编程操作的同时最小化编程应力。该方法包括从正偏置的源极线非对称预充电NAND串，而将位线从NAND串去耦合，随后，施加编程电压到选择的存储器单元，并且之后应用位线数据。在非对称预充电和施加编程电压之后，所有选择的存储器单元由于它们将从它们相应的NAND串去耦合而被设置为编程禁止状态，并且它们的沟道将被本地提升到有效地禁止编程的电压。VSS偏置的位线将使得本地提升的沟道放电到VSS，从而允许发生选择的存储器单元的编程。VDD偏置的位线将不对预充电的NAND串起作用，从而保持所选择的存储器单元的编程禁止状态。
-
公开(公告)号：CN101553876B
公开(公告)日：2013-05-08
申请号：CN200780043552.9
申请日：2007-11-26
申请人： 莫塞德技术公司
发明人： 金镇祺
CPC分类号： G06F3/061 , G06F3/0629 , G06F3/0659 , G06F3/0679 , G11C5/025 , G11C7/1006 , G11C7/1033 , G11C7/1039 , G11C7/1042 , G11C7/1048 , G11C7/1051 , G11C7/1072 , G11C7/12 , G11C16/04 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/16 , G11C16/24 , G11C16/26 , G11C16/32 , G11C2207/107 , G11C2216/14 , G11C2216/20 , G11C2216/30
摘要： 一种具有用于以串行位流从至少一个存储体接收数据和提供数据到至少一个存储体的串行数据接口和串行数据路径核心的存储器系统。存储体被分为两个半部，其中每一半部分为上部扇区和下部扇区。每一扇区并行提供数据到具有集成自列译码电路的共享二维页面缓冲器。存储体内的串行到并行数据转换器从任一半部存储体耦合并行数据到串行数据路径核心。具有集成的自列译码电路的共享的二维页面缓冲器最小化了对于每一存储体的电路和芯片面积开销，并且串行数据路径核心降低了典型用于布线宽数据总线的芯片面积。因此，与具有相同密度的单个存储体的系统相比较，无需增加显著的对应芯片面积，就可以实现多个存储体系统。
-
公开(公告)号：CN101432818B
公开(公告)日：2012-06-06
申请号：CN200780015485.X
申请日：2007-03-28
申请人： 莫塞德技术公司
IPC分类号： G11C11/406 , G11C11/403 , G11C8/12
CPC分类号： G11C11/40615 , G11C11/406 , G11C11/40607 , G11C11/40618 , G11C11/40622
摘要： 一种动态随机存取存储器设备包括多个存储器子块。每一子块具有多个字线，每一字线连接多个数据存储单元。独立进行部分阵列自刷新(PASR)配置设置。根据所述PASR设置，寻址存储器子块用于刷新。PASR设置由存储器控制器做出。可以选择子块地址的任意一种组合。因此，完全独立刷新存储器子块。用于数据保持的用户可选择的阵列提供有效的存储器控制编程，特别适于低功率移动应用。
-
公开(公告)号：CN102394099A
公开(公告)日：2012-03-28
申请号：CN201110277283.0
申请日：2007-03-26
申请人： 莫塞德技术公司
发明人： 金镇祺
CPC分类号： G11C16/04 , G11C7/20 , G11C8/08 , G11C16/0483 , G11C16/14 , G11C16/344 , G11C16/3445
摘要： 在非易失性半导体存储器中，可以擦除少于整块的一个或者多个页面。通过导通晶体管施加选择电压到多个所选择字线中的每一个并且通过导通晶体管施加未选择电压到所选择块的多个未选择字线中的每一个。衬底电压被施加到所选择块的衬底。可以施加公共选择电压到每一所选择字线并且施加公共未选择电压到每一未选择字线。选择和未选择电压可以被施加到选择块的任意字线。可以应用页面擦除验证操作到具有多个所擦除页面和多个未擦除页面的块。
-
公开(公告)号：CN102216992A
公开(公告)日：2011-10-12
申请号：CN200980146068.8
申请日：2009-08-27
申请人： 莫塞德技术公司
摘要： 一种海量数据存储系统，包括：控制器，用于发送和接收信号以执行存储操作；母板，包括至少一个第一连接器并提供信号通路以建立环，该环从控制器起始、经过至少一个第一连接器中的每一个第一连接器、然后回到控制器；以及至少一个非易失性存储器模块，包括电连接到非易失性存储器装置链的第二连接器，其中第二连接器与至少一个第一连接器中给定的一个第一连接器的匹配使得非易失性存储器装置链被插入到环中，以此使得控制器在该链中的非易失性存储器装置上执行存储操作。
-
-
-
-
-
-
-
-
-
搜索结果
80 条记录 (耗时 0.039 秒)
