半导体设备
    3.
    发明公开

    公开(公告)号:CN107683506A

    公开(公告)日:2018-02-09

    申请号:CN201680034994.6

    申请日:2016-06-09

    申请人: 索尼公司

    摘要: 本发明涉及一种允许使由于将数据写入到非易失性存储单元中而产生的能量消耗最小化的半导体设备。写入控制电路34存储与存储在MTJ元件MTJ1、MTJ2中的数据相同的数据。当将由从锁存器32保持的数据存储在MTJ元件MTJ1、MTJ2中时,写入控制电路34进行控制以通过将存储在其中的数据与由从锁存器32保持的数据进行比较来确定是否将由从锁存器32保持的数据写入到MTJ元件MTJ1、MTJ2。当存储在其中的数据与由从锁存器32保持的数据相匹配时,写入控制电路34进行控制以确定不将数据写入到MTJ元件MTJ1、MTJ2中。

    可兼容双重功能的非易失性存储器装置

    公开(公告)号:CN101842846B

    公开(公告)日:2015-02-04

    申请号:CN200880114400.8

    申请日:2008-12-11

    发明人: 金镇祺

    IPC分类号: G11C16/06

    摘要: 本发明提供一种和异步操作以及同步串行操作可兼容的双重功能存储器装置架构。双重功能存储器装置架构包括具有两个不同功能分配的一组物理端口。在存储器装置的物理端口和内核电路之间耦合的是异步和同步输入和输出信号路径或者电路。信号路径包括耦合到该端口的共享或者专用缓存器、异步和同步命令译码器、切换器网络和模式检测器。模式检测器根据端口确定双重功能存储器装置的操作模式,并且提供合适的切换选择信号。切换器网络响应于切换选择信号将输入或者输出信号通过异步或者同步电路发送。合适的命令译码器解释该输入信号并且为命令控制逻辑提供用于初始化对应操作的必要信号。

    内存条
    8.
    发明公开

    公开(公告)号:CN103530208A

    公开(公告)日:2014-01-22

    申请号:CN201210229561.X

    申请日:2012-07-04

    发明人: 田波 吴亢

    IPC分类号: G06F11/22

    摘要: 本发明提供一种内存条,包括存储芯片、寄存器芯片以及连接端,该存储芯片用于存储输入该内存条的数据,该寄存器芯片用于存储该内存条的工作参数,该连接端用于将自外部设备输入的待存储的数据传输至该存储芯片,以及将自存储芯片输出至该外部设备的数据传输至该外部设备,该内存条还包括侦测控制电路,该侦测控制电路用于侦测该存储芯片与寄存器芯片的工作状态,并且将检测结果自该连接端输出。

    内部电压发生电路
    9.
    发明授权

    公开(公告)号:CN101625895B

    公开(公告)日:2014-01-01

    申请号:CN200910158601.4

    申请日:2009-07-07

    发明人: 山平征二

    CPC分类号: G11C16/30 G11C5/143 G11C5/145

    摘要: 本发明提供一种内部电压发生电路,对于输出负载可以适当设定第1、第2升压电路的电流供给能力。按以下方式构成:将第2升压电路(101)与第1升压电路(901的输出端子连接,进而在起动后,可以降低第2升压电路(101)的升压时钟频率。由此,不仅可以缩短第2升压电路(101)的起动时间,还可以在起动后,增大第1升压电路(901)的电流供给能力。另外,在第2升压电路(101)驱动时,不会使第1升压电路(901)的输出电压发生瞬时变动,可以稳定提供第1和第2升压电路(901、101)的输出电压。