公开(公告)号：CN1953198A

公开(公告)日：2007-04-25

申请号：CN200610137400.2

申请日：2006-10-16

Applicant: 株式会社半导体能源研究所

Inventor： 桑原秀明 ,  大沼英人

IPC: H01L27/32 ,  H01L51/50

CPC classification number: H01L51/56 ,  H01L27/3241 ,  H01L27/3246 ,  H01L27/3258 ,  H01L27/3262 ,  H01L33/36 ,  H01L51/0011 ,  H01L51/52 ,  H01L2251/5338

Abstract: 本发明揭示一种半导体装置及其制造方法，其目的在于解决如下问题：由于随着高细致化而带来的像素区域的微细化、随着大面积化而带来的衬底的大型化，由于蒸发沉积时所使用的掩模的精度和挠曲等的原因而产生不良。本发明的技术要点如下：通过使用设置有由衍射光栅图形或半透膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模，在显示区域的像素电极(也被称为第一电极)上、以及像素电极层周边，形成具有膜厚不同的部分的隔离壁，而不增加工序。

公开(公告)号：CN1912739A

公开(公告)日：2007-02-14

申请号：CN200610114822.8

申请日：2006-08-10

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人 ,  永井雅晴

IPC: G03F1/14 ,  G03F7/20 ,  H01L21/027

CPC classification number: H01L27/1288 ,  G03F1/50 ,  H01L27/1214 ,  H01L27/124 ,  H01L27/127 ,  H01L29/42384 ,  H01L29/66757 ,  H01L29/78621

Abstract: 本发明提供能够均匀地形成半透射部分的光致抗蚀剂层的膜厚的曝光掩模，而且提供半导体器件的制造方法，其通过使用该曝光掩模来减少在制造TFT衬底时所需的光蚀刻步骤的数目(掩模数量)。本发明使用一种曝光掩模，其包括透射部分、遮光部分、以及反复重复形成线和间隔的具有光强度降低功能的半透射部分，其中，当曝光设备的分辨率为n、投影放大率为1/m(m≥1)时，所述半透射部分的遮光材料的线宽L和在遮光材料之间的间隔宽S的总和与n、m的关系满足(2n/3)×m≤L+S≤(6n/5)×m的条件式。

公开(公告)号：CN1293607C

公开(公告)日：2007-01-03

申请号：CN02121623.1

申请日：2002-05-31

Applicant: 株式会社半导体能源研究所

Inventor： 浅见勇臣 ,  一条充弘 ,  铃木规悦 ,  大沼英人 ,  米泽雅人

IPC: H01L21/205 ,  H01L21/00

Abstract: 通过使用促进半导体膜晶化的金属元素形成具有结晶结构的半导体膜，有效地除去残留在膜中的金属元素以减少元件中的偏差。基于作为形成吸取位的步骤的等离子体CVD法得到具有非晶结构的半导体膜，典型地，非晶硅膜，用甲硅烷、稀释有气体元素和氢作为起始气体，膜包含高浓度，或，具体地，1×1020/cm3-1×1021/cm3浓度的稀有气体元素，和1×1015/cm3-1×1017/cm3浓度的氟。

公开(公告)号：CN1652352A

公开(公告)日：2005-08-10

申请号：CN200510054408.8

申请日：1994-09-20

Applicant: 株式会社半导体能源研究所

Inventor： 小沼利光 ,  菅原彰 ,  上原由起子 ,  张宏勇 ,  铃木敦则 ,  大沼英人 ,  山口直明 ,  须泽英臣 ,  鱼地秀贵 ,  竹村保彦

IPC: H01L29/786 ,  H01L21/336 ,  H01L27/00 ,  H01L21/82

CPC classification number: H01L29/665 ,  H01L21/02145 ,  H01L21/02244 ,  H01L21/02258 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/31683 ,  H01L21/31687 ,  H01L21/321 ,  H01L27/124 ,  H01L27/127 ,  H01L29/458 ,  H01L29/66598 ,  H01L29/66757 ,  H01L29/78621 ,  H01L29/78627

Abstract: 本发明提供一种半导体器件，其特征在于，包括：具有绝缘表面的衬底；在所述衬底上包括硅的半导体膜，所述半导体膜包括沟道区；在所述半导体膜中的一对高电阻率区，所述沟道区介于所述一对高电阻率区之间，其中所述一对高电阻率区包括第一浓度的一种导电类型的杂质；在所述半导体膜中与所述一对高电阻率区相邻的一对杂质区，其中所述一对杂质区包括高于所述第一浓度的第二浓度的同样导电类型的杂质；在所述沟道区上的栅电极，栅绝缘膜介于其间，其中所述栅电极部分地与每个所述一对高电阻率区重叠，其中每个所述一对杂质区包括镍硅化物。

公开(公告)号：CN1652351A

公开(公告)日：2005-08-10

申请号：CN200510054405.4

申请日：1994-09-20

Applicant: 株式会社半导体能源研究所

Inventor： 小沼利光 ,  菅原彰 ,  上原由起子 ,  张宏勇 ,  铃木敦则 ,  大沼英人 ,  山口直明 ,  须泽英臣 ,  鱼地秀贵 ,  竹村保彦

IPC: H01L29/786 ,  H01L21/336 ,  H01L27/00 ,  H01L21/82

CPC classification number: H01L29/665 ,  H01L21/02145 ,  H01L21/02244 ,  H01L21/02258 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/31683 ,  H01L21/31687 ,  H01L21/321 ,  H01L27/124 ,  H01L27/127 ,  H01L29/458 ,  H01L29/66598 ,  H01L29/66757 ,  H01L29/78621 ,  H01L29/78627

Abstract: 本发明提供一种半导体器件的制造方法，包括下列步骤：在衬底上形成包括硅的半导体膜，所述半导体膜至少包括成为高电阻率区的第一区和成为漏区的第二区，在所述半导体膜上形成栅绝缘膜；在所述半导体膜上形成栅电极，所述栅绝缘膜介于其间，其中所述半导体膜的所述第二区从所述栅绝缘膜露出；形成覆盖所述半导体膜、所述栅绝缘膜及所述栅电极的金属膜，其中所述金属膜与所述半导体膜的所述第二区接触；通过向所述第一区掺入杂质，以第一浓度产生一种导电类型，形成所述高电阻率区；通过向所述第二区掺入杂质，以高于所述第一浓度的第二浓度产生所述一种导电类型，形成一个漏区；其中在所述第一区上不形成所述金属硅化物层。

公开(公告)号：CN1057401C

公开(公告)日：2000-10-11

申请号：CN94116165.X

申请日：1994-07-27

Applicant: 株式会社半导体能源研究所

Inventor： 张宏勇 ,  大沼英人 ,  竹村保彦

IPC: H01L21/20 ,  H01L21/324 ,  H01L21/00

CPC classification number: H01L21/02672 ,  H01L21/02532 ,  H01L21/02675 ,  H01L21/2022 ,  H01L21/3221 ,  H01L27/1277 ,  H01L29/66757 ,  Y10S148/004 ,  Y10S148/016 ,  Y10S148/06

Abstract: 将图形转移到经退火而结晶的硅膜上之后，经强射线短时间辐照使硅膜退火。具体地讲，在退火结晶工艺中，将促进结晶化的元素如镍掺入其内。用强射线辐照也使退火未结晶的区区结晶，形成致密的硅膜。在掺入促进结晶化的金属元素之后，在含卤化物的气氛中对退火而结晶的硅膜进行强射线辐照，完成光的短时间辐照。在卤化气氛中经强射线辐照或加热使硅膜表面氧化，在硅膜上形成氧化膜，然后腐蚀掉氧化膜。结果去掉硅膜中的镍。

公开(公告)号：CN1195879A

公开(公告)日：1998-10-14

申请号：CN98107732.3

申请日：1998-02-26

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  大谷久 ,  大沼英人

IPC: H01L21/00

CPC classification number: H01L21/02672 ,  H01L21/02532 ,  H01L21/2022 ,  H01L21/3221 ,  H01L27/1277 ,  H01L29/66757 ,  H01L29/66765

Abstract: 采用其中利用镍使非晶硅膜结晶化的结晶性硅膜,获得特性稳定的TFT。利用掩膜109在111、112区域加速注入磷离子。通过施加加热处理,使113区域存在的镍向111、112区域吸杂。之后,对掩膜109侧腐蚀,获得115的图形。利用此图形115除去111、112的区域,再对113的区域制图。这样获得除去镍元素的116区域。再以此116区域作为有源层制备TFT。

公开(公告)号：CN105185817A

公开(公告)日：2015-12-23

申请号：CN201510670490.0

申请日：2006-10-16

Applicant: 株式会社半导体能源研究所

Inventor： 桑原秀明 ,  大沼英人

IPC: H01L27/32

CPC classification number: H01L51/56 ,  H01L27/3241 ,  H01L27/3246 ,  H01L27/3258 ,  H01L27/3262 ,  H01L33/36 ,  H01L51/0011 ,  H01L51/52 ,  H01L2251/5338

Abstract: 本发明揭示一种发光装置及其制造方法，其目的在于解决如下问题：由于随着高细致化而带来的像素区域的微细化、随着大面积化而带来的衬底的大型化，由于蒸发沉积时所使用的掩模的精度和挠曲等的原因而产生不良。本发明的技术要点如下：通过使用设置有由衍射光栅图形或半透膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模，在显示区域的像素电极(也被称为第一电极)上、以及像素电极层周边，形成具有膜厚不同的部分的隔离壁，而不增加工序。

公开(公告)号：CN102593380B

公开(公告)日：2015-11-25

申请号：CN201210063018.7

申请日：2006-10-16

Applicant: 株式会社半导体能源研究所

Inventor： 桑原秀明 ,  大沼英人

IPC: H01L51/56 ,  H01L27/32

CPC classification number: H01L51/56 ,  H01L27/3241 ,  H01L27/3246 ,  H01L27/3258 ,  H01L27/3262 ,  H01L33/36 ,  H01L51/0011 ,  H01L51/52 ,  H01L2251/5338

Abstract: 本发明揭示一种半导体装置及其制造方法，其目的在于解决如下问题：由于随着高细致化而带来的像素区域的微细化、随着大面积化而带来的衬底的大型化，由于蒸发沉积时所使用的掩模的精度和挠曲等的原因而产生不良。本发明的技术要点如下：通过使用设置有由衍射光栅图形或半透膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模，在显示区域的像素电极(也被称为第一电极)上、以及像素电极层周边，形成具有膜厚不同的部分的隔离壁，而不增加工序。

公开(公告)号：CN101419943B

公开(公告)日：2013-06-12

申请号：CN200810169153.3

申请日：2008-10-23

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  大沼英人 ,  小山润

IPC: H01L21/84 ,  H01L21/20 ,  H01L21/762

CPC classification number: H01L27/1266 ,  C03C17/3435 ,  C03C17/3482 ,  C03C2218/32 ,  H01L21/76254 ,  H01L27/1214 ,  H01L29/66772 ,  Y10S438/938 ,  Y10S438/961

Abstract: 如果所附着的单晶硅层的尺寸不合适，即使使用大玻璃基板，也无法使将要获得的面板的个数达到最大。因此，在本发明中，从大致呈圆形的单晶半导体晶片中，形成了大致呈四边形的单晶半导体基板，并且通过用离子束照射到单晶半导体基板中，形成了破损层。在支撑基板的一个表面上，排列多个单晶半导体基板，以便彼此分离。通过热处理，在破损层中产生了破裂，并且使单晶半导体基板分离，同时单晶半导体层留在支撑基板上。之后，从接合到支撑基板的单晶半导体层中，制造出一个或多个显示面板。