-
公开(公告)号：CN106783900B
公开(公告)日：2020-08-11
申请号：CN201611094845.7
申请日：2016-12-02
Applicant: 杭州电子科技大学
IPC: H01L27/146
Abstract: 本发明公开了一种SOI像素探测器结构，由一种SOI像素探测器结构，包括低阻硅层、埋氧层、栅氧化层、高阻n型衬底、埋p阱、埋n阱、p型探测阱、埋n阱引出电极、传输门电极、p型探测阱读出电极和背部电极组成；其中，低阻硅层(电路层)与高阻n型衬底由埋氧层隔开；埋n阱被更加深的埋p阱包围，整个高阻n型衬底耗尽形成电荷灵敏区。该结构埋n阱连接一个适当的电压可以屏蔽衬底电压对电路层的影响；较大的埋p阱形成一个大的电荷收集和储存区域，而较小的p型探测阱作为探测区，与读出电极相连，从而降低SOI像素探测器敏感节点电容。
-
公开(公告)号：CN110854188A
公开(公告)日：2020-02-28
申请号：CN201911045135.9
申请日：2019-10-30
Applicant: 杭州电子科技大学
Abstract: 本发明涉及一种低温形成P型SiC欧姆接触结构及制造方法，现有技术中形成欧姆接触过程中高的退火温度导致粗糙的欧姆接触表面并降低了栅极氧化物层的电容，本发明具体包括选取SiC外延衬底；利用磁控溅射工艺在所述衬底表面依次淀积Ni金属层、Si层和Al金属层；快速退火处理以形成所述P型SiC欧姆接触的结构的制作。本发明提供的P型SiC欧姆接触形成温度较低，提高了器件的可靠性，为器件工艺提供有利条件。
-
公开(公告)号：CN110429077A
公开(公告)日：2019-11-08
申请号：CN201910786441.1
申请日：2019-08-23
Applicant: 杭州电子科技大学
IPC: H01L23/552 , H01L29/78
Abstract: 本发明公开了一种适用于功率半导体器件的抗单粒子烧毁结构，包括外延层，所述外延层第一主面设有有源区和栅极结构，所述有源区和栅极结构上设有栅极金属层；所述外延层第二主面设有衬底层，所述衬底层上设有漏极金属层；所述有源区与所述衬底层之间的外延层形成漂移区；所述有源区设有纵向深沟槽，所述深沟槽内设有源极金属层；所述源极金属层底部设有P型区；本发明在器件关闭状态下由重离子引起的瞬态电流主要通过深沟槽电极进行泄放，大幅度降低作用于寄生BJT的瞬态电流，使寄生BJT难以导通，从而有效提高了功率半导体器件的抗SEB性能；而深沟槽电极的引入不会对器件沟道区及反向耐压区域产生任何影响，因此器件的基本电学特性不受任何影响。
-
公开(公告)号：CN105810741B
公开(公告)日：2019-02-19
申请号：CN201610335286.8
申请日：2016-05-19
Applicant: 杭州电子科技大学
IPC: H01L29/78 , H01L29/423
Abstract: 本发明公开了一种P+侧墙无结器件,由双栅极、源区、漏区、沟道区、栅介质层、P+侧墙以及隔离层组成。对于传统无结器件来说，当栅极长度降低到10纳米时，泄露电流会变得很大，因此抑制泄露电流的大小就成为了小尺寸器件的重要任务。对于传统无结器件来说，仅仅依靠栅极的控制能力已经无法有效的控制器件在关闭状态下的关闭电流，本发明可以形成PN结耗尽，帮助器件耗尽，同时当器件开启时，栅极会控制P+区，使PN结耗尽减弱，因此不会影响开启电流。新型P+侧墙三栅纳米线无结器件相比于传统无结器件具有很大的优势，这种优势在栅极长度很小时尤为明显。新型器件主要可以提高传统无结器件的亚阈值斜率，开关电流比等特性。
-
公开(公告)号：CN109037325A
公开(公告)日：2018-12-18
申请号：CN201810657234.1
申请日：2018-06-22
Applicant: 杭州电子科技大学
IPC: H01L29/778 , H01L29/06
CPC classification number: H01L29/7786 , H01L29/0615
Abstract: 本发明公开了一种具有电极相连PIN埋管的GaN场效应晶体管,包括栅极、源区、栅介质层、钝化层、势垒层，沟道层，低浓度陷阱掺杂缓冲层，高浓度陷阱掺杂缓冲层，与电极相连反向偏置的PIN埋管；其中，所述电极相连反向偏置的PIN埋管由源极相连P型埋层、低浓度陷阱掺杂缓冲层、漏极相连N型埋层组成。本发明的晶体管工作于关态高压时，PIN埋管处于反向偏置的状态，管中的P型埋层与源极相连，可以充分耗尽沟道和缓冲层中的载流子，从而降低缓冲层中的泄漏电流，同时调制栅漏之间的电场分布。管中的N型埋层与漏极相连，反向偏置下，在漏端引入一个电场峰值，可以进一步调制漏端的电场，耐压特性上有明显的改善。
-
Patent Agency Ranking
公开(公告)号：CN109004028A
公开(公告)日：2018-12-14
申请号：CN201810657252.X
申请日：2018-06-22
Applicant: 杭州电子科技大学
IPC: H01L29/778 , H01L29/40
Abstract: 本发明公开了一种具有源极相连P埋层和漏场板的GaN场效应晶体管,包括栅极、源区、栅介质层、钝化层、势垒层，沟道层，低浓度陷阱掺杂缓冲层，高浓度陷阱掺杂缓冲层，与源极相连P型埋层，漏场板；所述源极相连P型埋层位于低浓度陷阱掺杂缓冲层中，所述漏场板位于钝化层上并栅极延伸。本发明的晶体管工作于关态高压时，P型埋层与漏极相连可以充分耗尽沟道和缓冲层中的载流子，从而降低缓冲层中的泄漏电流，同时调制栅漏之间的电场分布。在P型埋层与漏极相连的基础上，漏场板可以进一步调制漏端的电场，最终使该结构器件相对于传统的纯栅场板AlGaN/GaN绝缘栅场效应晶体管，耐压特性上有明显的改善。
-
公开(公告)号：CN105870182A
公开(公告)日：2016-08-17
申请号：CN201610250783.8
申请日：2016-04-20
Applicant: 杭州电子科技大学
IPC: H01L29/772 , H01L29/06 , H01L29/423
CPC classification number: H01L29/772 , H01L29/0607 , H01L29/423 , H01L29/42316
Abstract: 本发明公开一种三明治结构双栅垂直隧穿场效应晶体管,包括源区、漏区、沟道区、阻挡层、上绝缘介质层、下绝缘介质上栅极和下栅极；其中漏区和沟道区构成一个整体，采用同一种掺杂类型半导体材料，从漏区到沟道区的掺杂浓度相同，源区采用不同于漏区和沟道区的掺杂类型。源区和漏区中间有一层阻挡层，不直接接触。本发明使用对称垂直双栅结构，增加了隧穿接触面积，减小隧穿势垒宽度，增大导通电流，阻挡层和延伸的栅电极有效抑制了器件的关态漏电，通过减小体硅厚度和使用High?K栅介质可以改善亚阈值斜率。相比于目前的MOS器件的较大的亚阈值斜率，较大的泄露电流，本发明优势明显，适合用于小尺寸器件领域。
-
公开(公告)号：CN105810741A
公开(公告)日：2016-07-27
申请号：CN201610335286.8
申请日：2016-05-19
Applicant: 杭州电子科技大学
IPC: H01L29/78 , H01L29/423
CPC classification number: H01L29/7831 , H01L29/42356
Abstract: 本发明公开了一种P+侧墙无结器件,由双栅极、源区、漏区、沟道区、栅介质层、P+侧墙以及隔离层组成。对于传统无结器件来说，当栅极长度降低到10纳米时，泄露电流会变得很大，因此抑制泄露电流的大小就成为了小尺寸器件的重要任务。对于传统无结器件来说，仅仅依靠栅极的控制能力已经无法有效的控制器件在关闭状态下的关闭电流，本发明可以形成PN结耗尽，帮助器件耗尽，同时当器件开启时，栅极会控制P+区，使PN结耗尽减弱，因此不会影响开启电流。新型P+侧墙三栅纳米线无结器件相比于传统无结器件具有很大的优势，这种优势在栅极长度很小时尤为明显。新型器件主要可以提高传统无结器件的亚阈值斜率，开关电流比等特性。
-
公开(公告)号：CN117153864A
公开(公告)日：2023-12-01
申请号：CN202311349708.3
申请日：2023-10-18
Applicant: 杭州电子科技大学
IPC: H01L29/06 , H01L29/20 , H01L29/205 , H01L29/40 , H01L29/417 , H01L29/423 , H01L29/778 , H01L23/552
Abstract: 本发明公开了一种抗辐射加固的氮化镓HEMT器件。包括缓冲层、沟道层、势垒层、钝化层、p‑GaN栅极、源极、漏极、栅极以及栅场板。其中缓冲层、沟道层、势垒层、钝化层由下到上依次层叠，p‑GaN栅极设置在钝化层内与势垒层相连的位置，栅极设置在钝化层上方与p‑GaN栅极相连的位置，栅场板由栅极向漏极方向延伸。源极和漏极分别设置在器件的两侧，均与沟道层、势垒层、钝化层相连，且均与p‑GaN栅极、栅极以及栅场板不相连。所述缓冲层的材料为AlxGa(1‑x)N，其中x沿缓冲层到沟道层的垂直方向线性减小。本申请在提升器件电学性能的同时，提高了器件的抗辐射加固能力。
-
公开(公告)号：CN114784132B
公开(公告)日：2023-06-27
申请号：CN202210406230.2
申请日：2022-04-18
Applicant: 杭州电子科技大学
IPC: H01L31/0352 , H01L31/115 , H01L31/18
Abstract: 本发明公开了一种碳化硅微沟槽中子探测器结构。本发明采用多步外延加离子注入掺杂方法在N+衬底上形成交替的N柱区和P柱区，N柱区和P柱区构成的“超结”结构能够形成空间电荷区，能显著改善传统单一外延层电场的非均匀分布，可使整个外延层范围内的纵向电场则呈现非常均匀的分布。均匀的外延层纵向电场分布能使探测器在更低的衬底工作偏压下实现灵敏区的全耗尽，可有效降低SiC微沟槽中子探测器的全耗尽工作电压，进而降低后端供电电路研发成本并，同时提高探测器和后端电路的工作可靠性。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.03 seconds)
