-
公开(公告)号：CN114784133B
公开(公告)日：2023-06-27
申请号：CN202210406250.X
申请日：2022-04-18
Applicant: 杭州电子科技大学
IPC: H01L31/0352 , H01L31/115 , H01L31/18
Abstract: 本发明公开了一种NP层交替外延的碳化硅微沟槽中子探测器结构。本发明结构采用多次外延法在N+衬底上依次交替制作N型层和P型层。首先在N+衬底上外延第一层N型层，之后在第一层N型层上外延第一层P型层，之后在第一层P型层外延层上外延第二层N型层，之后在第二层N型层外延层上外延第二层P型层，直到外延最后一层为N型层为止。如果外延的N型层一共有M层，则外延的P型层一共有M‑1层，总的外延层数为2M‑1层。每个N型层与每个P型层的厚度、掺杂浓度完全相同。本发明在外延层内部形成“锯齿形”的纵向电场分布，该电场分布更加均匀，使探测器在更低的衬底偏压下实现外延层的全耗尽，从而有效降低SiC微沟槽中子探测器的工作电压。
-
公开(公告)号：CN114784132A
公开(公告)日：2022-07-22
申请号：CN202210406230.2
申请日：2022-04-18
Applicant: 杭州电子科技大学
IPC: H01L31/0352 , H01L31/115 , H01L31/18
Abstract: 本发明公开了一种碳化硅微沟槽中子探测器结构。本发明采用多步外延加离子注入掺杂方法在N+衬底上形成交替的N柱区和P柱区，N柱区和P柱区构成的“超结”结构能够形成空间电荷区，能显著改善传统单一外延层电场的非均匀分布，可使整个外延层范围内的纵向电场则呈现非常均匀的分布。均匀的外延层纵向电场分布能使探测器在更低的衬底工作偏压下实现灵敏区的全耗尽，可有效降低SiC微沟槽中子探测器的全耗尽工作电压，进而降低后端供电电路研发成本并，同时提高探测器和后端电路的工作可靠性。
-
公开(公告)号：CN114613843A
公开(公告)日：2022-06-10
申请号：CN202210247580.9
申请日：2022-03-14
Applicant: 杭州电子科技大学
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种抗总剂量辐射效应的SOI LDMOS器件加固结构。本发明通过外延方法在埋氧层2的界面生长一层薄的N‑扩展层，该N‑扩展层可吸取因辐照在埋氧层引入固定正电荷镜像产生的电子；通过离子注入方法在浅槽隔离氧化层的下表面的拐角附近形成一个P保护区，该P保护区能够降低浅槽隔离拐角附近体硅内部电场峰值，从而提高器件的横向击穿电压；通过高能离子注入方法在漂移区形成一个P‑柱区15，该P‑柱区能够起到电导调制作用，在同一耐压条件下可以提高漂移区浓度对击穿电压的变化窗口。本发明在相同耐压条件下不但降低了比导通电阻，还可以大幅度提高器件的抗总剂量性能，从而保证SOI LDMOS器件在空间辐射环境中长时间稳定工作。
-
公开(公告)号：CN111799333A
公开(公告)日：2020-10-20
申请号：CN202010708501.0
申请日：2020-07-22
Applicant: 杭州电子科技大学
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L29/06
Abstract: 本发明公开一种具有电场调制区域的UMOSFET结构，包括由下到上依次层叠设置的N+衬底、N-漂移区、电流扩展层、P-体区，P-体区上表并列设有N+源区和P+源区；还包括沟槽，沟槽贯穿N+源区、P-体区、电流扩展层，沟槽底部位于N-漂移区内；沟槽下方设有P+屏蔽层，沟槽内壁设有栅极氧化膜，栅极氧化膜内部设有栅极；P-体区下方设有电场调制区域，电场调制区域贯穿所述电流扩展层，电场调制区域底部位于N-漂移区内；电场调制区域与沟槽之间设有间隙；电场调制区域包括内嵌有P型区的N型区。本发明具有电场调制区域的UMOSFET结构相较于传统UMOSFET结构具有更高的击穿电压和更好的正向导通特性。
-
公开(公告)号：CN111146274A
公开(公告)日：2020-05-12
申请号：CN202010002975.3
申请日：2020-01-02
Applicant: 杭州电子科技大学
IPC: H01L29/06 , H01L29/08 , H01L29/739 , H01L21/331 , H01L21/28
Abstract: 本发明公开一种碳化硅沟槽IGBT结构，包括N-漂移区、N-型缓冲层、P型阱区、P+欧姆接触区、N+发射区、P+沟槽集电极区、沟槽集电极、P+集电极区、N+衬底层以及沟槽栅极、栅氧介质层；本发明相对于传统结构，主要提出了在集电极增加沟槽集电极，并且在沟槽集电极上方加入P+沟槽集电极，由于新器件P+沟槽集电极区上方没有N+缓冲层，增强了正向导通时的空穴注入效率，使得新器件开启电压降低；新器件关断时，沟槽集电极提供了低电阻通道，加快了电子的抽取，进一步降低了关断损耗。
-
Patent Agency Ranking
公开(公告)号：CN114784133A
公开(公告)日：2022-07-22
申请号：CN202210406250.X
申请日：2022-04-18
Applicant: 杭州电子科技大学
IPC: H01L31/0352 , H01L31/115 , H01L31/18
Abstract: 本发明公开了一种NP层交替外延的碳化硅微沟槽中子探测器结构。本发明结构采用多次外延法在N+衬底上依次交替制作N型层和P型层。首先在N+衬底上外延第一层N型层，之后在第一层N型层上外延第一层P型层，之后在第一层P型层外延层上外延第二层N型层，之后在第二层N型层外延层上外延第二层P型层，直到外延最后一层为N型层为止。如果外延的N型层一共有M层，则外延的P型层一共有M‑1层，总的外延层数为2M‑1层。每个N型层与每个P型层的厚度、掺杂浓度完全相同。本发明在外延层内部形成“锯齿形”的纵向电场分布，该电场分布更加均匀，使探测器在更低的衬底偏压下实现外延层的全耗尽，从而有效降低SiC微沟槽中子探测器的工作电压。
-
公开(公告)号：CN114373749A
公开(公告)日：2022-04-19
申请号：CN202111576801.9
申请日：2021-12-21
Applicant: 杭州电子科技大学
IPC: H01L27/06 , H01L29/06 , H01L29/739
Abstract: 本发明提供了一种消除负阻效应的横向RC‑IGBT器件结构。该横向RC‑IGBT器件与在传统的横向IGBT器件相比，在器件的漂移区中心处存在氧化物隔离区域，且在该氧化物隔离区域内部存在一个低掺杂的硅区域。由于上述氧化物的隔离作用，在氧化物下方是传统的IGBT区域，因此可以正常导通正向导通模式的双极电流，且不存在负阻效应。在氧化物上方是续流二极管区域，因此可以正常导通反向导通模式的双极电流。通过调整氧化物上方和下方所占面积的比例，可以调整IGBT和续流二极管的性能分布。
-
公开(公告)号：CN110828565B
公开(公告)日：2022-03-15
申请号：CN201911050306.7
申请日：2019-10-30
Applicant: 杭州电子科技大学
IPC: H01L29/778 , H01L29/10 , H01L29/06
Abstract: 本发明公开了一种具有P型埋层的双沟道高耐压氮化镓场效应晶体管,P型埋层位于缓冲层中，所述第二势垒层和第二沟道层相接触形成二维电子气并与漏极相连，所述漏场板位于钝化层上并向栅极延伸，栅场板位于钝化层上并向漏极延伸。本发明提工作于关态高压时，第二势垒层与第二沟道层形成二维电子气与漏极相连，在栅漏之间引入了新的峰值电场，降低了漏极场板的的峰值电场，P型埋层的加入可以降低栅极场板处的峰值电场使栅漏之间的电场分布更加均匀，进一步的改善了栅漏之间的电场分布，并且P型埋层还降低了器件的泄漏电流，最终使该结构器件相对于传统的场板AlGaN/GaN绝缘栅场效应晶体管，耐压特性上有明显的改善。
-
公开(公告)号：CN110828565A
公开(公告)日：2020-02-21
申请号：CN201911050306.7
申请日：2019-10-30
Applicant: 杭州电子科技大学
IPC: H01L29/778 , H01L29/10 , H01L29/06
Abstract: 本发明公开了一种具有P型埋层的双沟道高耐压氮化镓场效应晶体管,P型埋层位于缓冲层中，所述第二势垒层和第二沟道层相接触形成二维电子气并与漏极相连，所述漏场板位于钝化层上并向栅极延伸，栅场板位于钝化层上并向漏极延伸。本发明提工作于关态高压时，第二势垒层与第二沟道层形成二维电子气与漏极相连，在栅漏之间引入了新的峰值电场，降低了漏极场板的的峰值电场，P型埋层的加入可以降低栅极场板处的峰值电场使栅漏之间的电场分布更加均匀，进一步的改善了栅漏之间的电场分布，并且P型埋层还降低了器件的泄漏电流，最终使该结构器件相对于传统的场板AlGaN/GaN绝缘栅场效应晶体管，耐压特性上有明显的改善。
-
公开(公告)号：CN110729353A
公开(公告)日：2020-01-24
申请号：CN201910954352.3
申请日：2019-10-09
Applicant: 杭州电子科技大学
IPC: H01L29/51 , H01L21/329
Abstract: 本发明公开一种碳化硅功率器件AlON/Al2O3堆叠栅介质，所述电容结构包括：SiC衬底、堆叠栅介质层和正负金属电极；在所述SiC衬底层上设有SiC外延层；所述堆叠栅介质层包括Al2O3过渡层和AlON介质层；所述SiC外延层上设有所述Al2O3过渡层，所述Al2O3过渡层上设有所述AlON介质层；所述正负电极分别从所述AlON介质层的表面和所述SiC衬底的背面连接。本发明与应用厚度为50nm的SiO2介质层的常规器件比较，可以提高栅介质的临界击穿电场，提高了器件的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.025 seconds)
