-
公开(公告)号：CN118448823A
公开(公告)日：2024-08-06
申请号：CN202410699004.7
申请日：2024-05-31
Applicant: 杭州电子科技大学 , 杭州电子科技大学丽水研究院
IPC: H01P1/203
Abstract: 本发明属于微波共模抑制滤波器技术领域，具体涉及基于缺陷地的吸收式共模抑制滤波器。基于缺陷地的吸收式共模抑制滤波器，包括基于缺陷地的吸收式共模抑制滤波器，其特征在于，包括若干个级联的缺陷地结构；所述缺陷地结构在带状线金属地上双面刻蚀；所述缺陷地结构呈哑铃形。本发明具有小型化优势，结构简单同时能够实现对共模噪声吸收功能的特点。
-
公开(公告)号：CN111883593B
公开(公告)日：2022-04-12
申请号：CN202010797183.X
申请日：2020-08-10
Applicant: 杭州电子科技大学
Abstract: 本发明公开一种抗单粒子辐射加固的GaN器件，包括由下到上依次层叠设置的衬底、缓冲层、沟道层、势垒层、钝化层；抗单粒子辐射加固的GaN器件的两端分别设有源极、漏极；源极、漏极贯穿势垒层、钝化层；源极、漏极之间设有沟槽，沟槽贯穿势垒层、钝化层；沟槽内设有栅极，栅极与沟槽内壁之间设有栅介质层；栅极、漏极上部分别连接有栅场板、漏场板；势垒层上还设有埋N阱，埋N阱厚度与势垒层厚度相同，埋N阱与沟槽之间设有间隙；埋N阱顶部连接有肖特基电极，肖特基电极与埋N阱宽度相同且上下对应设置，肖特基电极顶部设有肖特基电极场板。本发明能够防止器件在低漏极偏置电压下发生烧毁，有效提升了GaN器件的单粒子烧毁阈值电压。
-
公开(公告)号：CN111883593A
公开(公告)日：2020-11-03
申请号：CN202010797183.X
申请日：2020-08-10
Applicant: 杭州电子科技大学
Abstract: 本发明公开一种抗单粒子辐射加固的GaN器件，包括由下到上依次层叠设置的衬底、缓冲层、沟道层、势垒层、钝化层；抗单粒子辐射加固的GaN器件的两端分别设有源极、漏极；源极、漏极贯穿势垒层、钝化层；源极、漏极之间设有沟槽，沟槽贯穿势垒层、钝化层；沟槽内设有栅极，栅极与沟槽内壁之间设有栅介质层；栅极、漏极上部分别连接有栅场板、漏场板；势垒层上还设有埋N阱，埋N阱厚度与势垒层厚度相同，埋N阱与沟槽之间设有间隙；埋N阱顶部连接有肖特基电极，肖特基电极与埋N阱宽度相同且上下对应设置，肖特基电极顶部设有肖特基电极场板。本发明能够防止器件在低漏极偏置电压下发生烧毁，有效提升了GaN器件的单粒子烧毁阈值电压。
-
公开(公告)号：CN110729352A
公开(公告)日：2020-01-24
申请号：CN201910954341.5
申请日：2019-10-09
Applicant: 杭州电子科技大学
IPC: H01L29/47 , H01L21/329 , H01L29/872
Abstract: 本发明公开了一种碳化硅肖特基二极管的势垒调节方法，在Ti/4H-SiC的肖特基二极管中插入一层Al2O3薄膜，从而改善界面不均匀性以及调节势垒高度。本发明通过在溅射金属Ti之前，原子层沉积生长一层不同厚度的Al2O3薄膜层，通过后续Al2O3与碳化硅发生反应形成偶极子层，引起界面两侧的电势差，从而降低肖特基势垒高度，减小器件功耗，Al2O3薄膜也与碳化硅会产生正势垒，从而也可以减小肖特基二极管的反向泄露电流；通过调整不同的Al2O3薄膜层厚度，产生不同的势垒高度，从而实现势垒高度的可调性。
-
公开(公告)号：CN110610995A
公开(公告)日：2019-12-24
申请号：CN201910807978.1
申请日：2019-08-29
Applicant: 杭州电子科技大学
IPC: H01L29/78 , H01L29/423
Abstract: 本发明提出了一种栅极功率MOSFET抗单粒子烧毁器件半元胞结构，该结构通过在半导体功率器件的漏(阴)电极区域内制作一个带有N型局域掺杂区的N型缓冲层，可以显著降低半导体功率器件漂移区和衬底高低结处的电场峰值和碰撞电离程度。减少因碰撞电离所导致的雪崩倍增而产生的载流子数量，可大幅度降低作用于寄生双极晶体管的瞬态电流，使寄生双极晶体管难以导通，从而能够在不牺牲基本电学特性前提下提高器件的抗单粒子烧毁能力。
-
Patent Agency Ranking
公开(公告)号：CN105932062B
公开(公告)日：2019-04-02
申请号：CN201610338199.8
申请日：2016-05-19
Applicant: 杭州电子科技大学
Abstract: 本发明公开了一种具有埋氧场板的SOI LDMOS器件，涉及一种半导体功率器件，包括P型衬底、埋氧层、埋氧场板、顶层硅、横向多晶硅栅、源电极、漏电极、金属电极及栅氧化层；本发明的SOI LDMOS器件，具有源、漏埋氧场板，漏埋氧场板的引入屏蔽了漏区N+区域下的漂移区，使得器件的纵向电压由漏埋氧场板下的埋氧层承担。源埋氧场板的引入增强了器件的体耗尽并调制了器件的横向电场分布，从而提高了器件的击穿电压并降低了导通电阻。另外，由于埋氧场板取代了一部分埋氧层且多晶硅的热导率大于二氧化硅，所以本申请可以有效的改善器件的自加热效应。
-
公开(公告)号：CN105702721B
公开(公告)日：2018-12-25
申请号：CN201610251263.9
申请日：2016-04-20
Applicant: 杭州电子科技大学
IPC: H01L29/739 , H01L29/423
Abstract: 本发明公开了一种新型非对称双栅隧穿场效应晶体管，由顶部栅电极、底部栅电极、源电极、漏电极、p型重掺杂pocket区、沟道区、第一n型重掺杂区、第二n型重掺杂区、第一高K栅介质材料、第二高K栅介质材料、二氧化硅氧化层组成。本发明利用非对称栅极结构将隧穿器件陡峭的亚阈值摆幅和无结器件的较大开态电流优点相结合，当该新器件工作在亚阈值区时主要是无结器件工作，这样可以拥有更好的亚阈值特性，比如陡峭的亚阈值摆幅，而在开态时主要是无结器件工作，这样可以拥有更大的驱动电流。综合两种状态的变化，新型器件可以有效地提高器件的基本电学特性。
-
公开(公告)号：CN105679821B
公开(公告)日：2018-10-12
申请号：CN201610250456.2
申请日：2016-04-20
Applicant: 杭州电子科技大学
IPC: H01L29/772 , H01L29/06 , H01L29/10
Abstract: 本发明公开了一种超薄沟道凹槽隧穿场效应晶体管,由栅极、源区、漏区、第一沟道区、第二沟道区、栅介质层、第一隔离层、第二隔离层以及埋氧层；其中，所述栅极与栅介质层位于沟道区之上位置，栅极两侧为隔离层。该新结构具有一个超薄的沟道这样可以增强栅极和沟道的耦合，从而增强栅极的控制能力进而增加器件的隧穿电流。该结构的另一个特征就是将沟道的本征区(低掺杂区)延伸到了漏极区。总之，该结构器件相对于传统的隧穿晶体管在亚阈值摆幅、开关电流比等电学特性以及稳定性方面都有较明显改善。
-
公开(公告)号：CN114784133A
公开(公告)日：2022-07-22
申请号：CN202210406250.X
申请日：2022-04-18
Applicant: 杭州电子科技大学
IPC: H01L31/0352 , H01L31/115 , H01L31/18
Abstract: 本发明公开了一种NP层交替外延的碳化硅微沟槽中子探测器结构。本发明结构采用多次外延法在N+衬底上依次交替制作N型层和P型层。首先在N+衬底上外延第一层N型层，之后在第一层N型层上外延第一层P型层，之后在第一层P型层外延层上外延第二层N型层，之后在第二层N型层外延层上外延第二层P型层，直到外延最后一层为N型层为止。如果外延的N型层一共有M层，则外延的P型层一共有M‑1层，总的外延层数为2M‑1层。每个N型层与每个P型层的厚度、掺杂浓度完全相同。本发明在外延层内部形成“锯齿形”的纵向电场分布，该电场分布更加均匀，使探测器在更低的衬底偏压下实现外延层的全耗尽，从而有效降低SiC微沟槽中子探测器的工作电压。
-
公开(公告)号：CN110828565B
公开(公告)日：2022-03-15
申请号：CN201911050306.7
申请日：2019-10-30
Applicant: 杭州电子科技大学
IPC: H01L29/778 , H01L29/10 , H01L29/06
Abstract: 本发明公开了一种具有P型埋层的双沟道高耐压氮化镓场效应晶体管,P型埋层位于缓冲层中，所述第二势垒层和第二沟道层相接触形成二维电子气并与漏极相连，所述漏场板位于钝化层上并向栅极延伸，栅场板位于钝化层上并向漏极延伸。本发明提工作于关态高压时，第二势垒层与第二沟道层形成二维电子气与漏极相连，在栅漏之间引入了新的峰值电场，降低了漏极场板的的峰值电场，P型埋层的加入可以降低栅极场板处的峰值电场使栅漏之间的电场分布更加均匀，进一步的改善了栅漏之间的电场分布，并且P型埋层还降低了器件的泄漏电流，最终使该结构器件相对于传统的场板AlGaN/GaN绝缘栅场效应晶体管，耐压特性上有明显的改善。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.022 seconds)
