公开(公告)号：CN105336619A

公开(公告)日：2016-02-17

申请号：CN201410360690.1

申请日：2014-07-25

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊 ,  李俊峰 ,  赵超

IPC: H01L21/336 ,  H01L21/28

Abstract: 一种半导体器件制造方法，包括：步骤1，在PMOS器件中形成栅极开口；步骤2，在栅极开口中沉积高K材料的栅极绝缘层以及金属材料的栅极导电层；步骤3，在栅极开口中、栅极导电层上，采用ALD法沉积金属材质的栅极接触层，其中，ALD法的前驱物包括硅基前驱物和金属氟化物。依照本发明的半导体器件制造方法，通过合理调整金属栅极沉积工艺，在保证金属栅极填充率高的同时增大金属栅极对于PMOS器件垂直于沟道区方向的张应力，有效提高了器件载流子迁移率，提高了器件驱动性能。

公开(公告)号：CN105244379A

公开(公告)日：2016-01-13

申请号：CN201410328588.3

申请日：2014-07-10

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊 ,  崔虎山 ,  殷华湘 ,  李俊峰 ,  朱慧珑 ,  赵超

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 一种半导体器件,包括：鳍片结构，在衬底之上沿第一方向延伸分布，其中鳍片结构的材质与衬底材质不同；源区、沟道区、漏区，在鳍片结构顶部中，沿第一方向延伸分布；栅极堆叠，在沟道区之上沿第二方向延伸分布；栅极侧墙，在栅极堆叠沿第一方向的两侧。依照本发明的半导体器件及其制造方法，从衬底中细微凹槽开始外延生长不同材料的器件鳍片结构，在选择合适的深宽比凹槽中抑制了界面缺陷向上传播，提高了器件的可靠性，并且有效提高了器件的沟道区载流子迁移率。

公开(公告)号：CN104766792A

公开(公告)日：2015-07-08

申请号：CN201410003202.1

申请日：2014-01-03

Applicant: 中国科学院微电子研究所

Inventor： 徐强 ,  赵超 ,  罗军 ,  王桂磊 ,  杨涛 ,  李俊峰

IPC: H01L21/285

CPC classification number: H01L21/28562 ,  C23C16/0272 ,  C23C16/14 ,  C23C16/45525 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/32051 ,  H01L21/76876 ,  H01L21/76877 ,  H01L29/66545 ,  H01L21/28506

Abstract: 本发明公开了一种沉积钨(W)层的方法。该方法可以包括：对衬底进行预处理，以在衬底的表面上沉积SiH4源W膜；以及在经预处理的表面上沉积B2H6源W层。通过该方法，一方面可以实现优异的填充性能；另一方面，可以改善粘附性能。

公开(公告)号：CN102969239B

公开(公告)日：2015-05-06

申请号：CN201110257878.X

申请日：2011-09-01

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊 ,  杨涛

IPC: H01L21/3105 ,  H01L21/67

Abstract: 本发明公开了一种提高隔离氧化物CMP均匀性的方法，包括：在衬底上形成隔离氧化物层；在隔离氧化物层上形成牺牲层，牺牲层的顶部高度差小于隔离氧化物层的顶部高度差；采用相同的CMP工艺，依次对牺牲层以及隔离氧化物层进行CMP处理，直至暴露衬底。依照本发明的提高隔离氧化物CMP均匀性的方法及其专用设备，在提高生产效率过程中提高了全局平坦化，增大了CMP工艺的窗口，避免对前层膜厚表面形貌的选择，提高生产效率的同时减少凹陷缺陷的发生。

公开(公告)号：CN103854981A

公开(公告)日：2014-06-11

申请号：CN201210505449.4

申请日：2012-11-30

Applicant: 中国科学院微电子研究所

Inventor： 朱慧珑 ,  许淼 ,  罗军 ,  李春龙 ,  王桂磊

IPC: H01L21/28

CPC classification number: H01L21/30625 ,  H01L21/31053 ,  H01L21/31105 ,  H01L21/823431 ,  H01L21/845 ,  H01L29/1054 ,  H01L29/66545 ,  H01L29/66795

Abstract: 本发明公开了一种鳍结构制造方法。一示例方法可以包括：在衬底上形成初始鳍；在衬底上形成电介质层，以覆盖初始鳍；通过溅射，对电介质层平坦化处理；进一步电介质层进行回蚀，以露出初始鳍的一部分，该露出部分用作鳍。

公开(公告)号：CN103426907A

公开(公告)日：2013-12-04

申请号：CN201210162593.2

申请日：2012-05-23

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊 ,  崔虎山 ,  赵超

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/78 ,  H01L21/76224 ,  H01L29/66636 ,  H01L29/7848

Abstract: 本发明提供一种半导体器件，包括：衬底；浅沟槽隔离，嵌于所述衬底中，且形成至少一个开口区；沟道区，位于所述开口区内；栅堆叠，包括栅介质层和栅电极层，位于所述沟道区上方；源漏区，位于所述沟道区的两侧，包括为所述沟道区提供应变的应力层；其中，所述浅沟槽隔离和所述应力层之间具有衬垫层，作为所述应力层的晶种层；以及，所述衬底与所述浅沟槽隔离之间具有衬垫层和垫氧化层。在STI和源漏区应力层中间插入衬垫层作为外延生长的晶种层或成核层，借此而消除了在源漏应变工程中STI边缘效应，也即消除了STI与源漏区应力层之间的空隙，防止了源漏应变对沟道应力的减小，提高了M0S器件的载流子迁移率从而提高了器件的驱动能力。

公开(公告)号：CN103035712A

公开(公告)日：2013-04-10

申请号：CN201110303593.5

申请日：2011-10-09

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/41775 ,  H01L21/28518 ,  H01L21/76814 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/1054 ,  H01L29/66545 ,  H01L29/66651 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明公开了一种半导体器件，包括：衬底、衬底中外延生长的沟道层、沟道层上的栅极堆叠结构、栅极堆叠结构两侧的栅极侧墙、衬底中沟道层两侧的源漏区，其特征在于：沟道层的载流子迁移率高于衬底的载流子迁移率。依照本发明的半导体器件及其制造方法，在后栅工艺中采用外延的高迁移率材料填充沟槽形成器件沟道区，提高了沟道区载流子迁移率，从而大幅提高了器件的响应速度，增强了器件的性能。此外，器件源漏区仍采用传统衬底材料而便于采用后栅工艺，提高性能同时降低了成本。

公开(公告)号：CN102969239A

公开(公告)日：2013-03-13

申请号：CN201110257878.X

申请日：2011-09-01

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊 ,  杨涛

IPC: H01L21/3105 ,  H01L21/67

Abstract: 本发明公开了一种提高隔离氧化物CMP均匀性的方法，包括：在衬底上形成隔离氧化物层；在隔离氧化物层上形成牺牲层，牺牲层的顶部高度差小于隔离氧化物层的顶部高度差；采用相同的CMP工艺，依次对牺牲层以及隔离氧化物层进行CMP处理，直至暴露衬底。依照本发明的提高隔离氧化物CMP均匀性的方法及其专用设备，在提高生产效率过程中提高了全局平坦化，增大了CMP工艺的窗口，避免对前层膜厚表面形貌的选择，提高生产效率的同时减少凹陷缺陷的发生。

公开(公告)号：CN102969238A

公开(公告)日：2013-03-13

申请号：CN201110257855.9

申请日：2011-09-01

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊 ,  杨涛 ,  李俊峰 ,  赵超

IPC: H01L21/3105 ,  H01L21/762

Abstract: 本发明公开了一种提高隔离氧化物CMP均匀性的方法，包括：在衬底上形成垫层，在垫层上以及衬底中形成隔离氧化物层；在隔离氧化物层上形成第一盖层，第一盖层的顶部高度差等于或大于隔离氧化物层的顶部高度差；在第一盖层上形成第二盖层，第二盖层的顶部高度差小于第一盖层的顶部高度差和/或隔离氧化物层的顶部高度差；依次对第二盖层、第一盖层以及隔离氧化物层进行CMP处理，直至暴露垫层。依照本发明的方法，集成在HDP淀积的工艺腔里，不用额外的工艺步骤，可以在保证填充的效果的同时可以有效的降低高度差，减少或者避免凹陷(dishing)缺陷在CMP工艺中的产生，从而提高CMP工艺的平坦化均匀性，增大CMP工艺的窗口。

公开(公告)号：CN102842595A

公开(公告)日：2012-12-26

申请号：CN201110165239.0

申请日：2011-06-20

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊 ,  李春龙 ,  赵超 ,  李俊峰

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/78 ,  H01L21/02532 ,  H01L21/28264 ,  H01L21/823807 ,  H01L21/8258 ,  H01L29/16 ,  H01L29/2003 ,  H01L29/51 ,  H01L29/7833

Abstract: 本发明公开了一种半导体器件，包括：衬底、形成在衬底上的绝缘隔离层、形成在所述绝缘隔离层中的第一有源区层和第二有源区层，其特征在于，所述第一有源区层和/或第二有源区层的载流子迁移率高于所述衬底的载流子迁移率。依照本发明的半导体器件及其制造方法，使用了不同于衬底材料的有源区，提高了沟道区载流子迁移率，从而大幅提高了器件的响应速度，增强了器件的性能。此外，不同于已有的STI制造工序，本发明先形成STI后填充形成有源区，避免了STI中出现孔洞的问题，提高了器件的可靠性。