公开(公告)号：CN102157204A

公开(公告)日：2011-08-17

申请号：CN201010622089.7

申请日：2010-12-30

Applicant: 三星电子株式会社

Inventor： 尹翔镛 ,  尹铉竣 ,  金甫根 ,  朴起台 ,  金武星

IPC: G11C16/34

CPC classification number: G11C16/3459 ,  G11C11/56 ,  G11C11/5671 ,  G11C16/10 ,  G11C16/3454

Abstract: 一种对闪速存储器件进行编程的方法，包括：对选定的存储单元编程；执行验证操作，以确定选定的存储单元是否达到了目标编程状态；以及基于与检测初始编程状态的编程期间的合格比特相关联的编程特性，来确定验证操作的起始点。

公开(公告)号：CN102034548A

公开(公告)日：2011-04-27

申请号：CN201010297753.5

申请日：2010-09-21

Applicant: 三星电子株式会社

Inventor： 尹翔镛 ,  韩真晚 ,  朴起台 ,  郭俊荣

IPC: G11C16/34 ,  G11C16/02

CPC classification number: G11C11/5628 ,  G06F11/1072 ,  G11C11/10

Abstract: 一种非易失性存储器包括多个N位多电平单元(MLC)存储单元和控制器。所述多个N位MLC存储单元用于存储N页数据，每个MLC存储单元可编程为2N个阈值电压分布中的任一个，其中N是正数。所述控制器被配置成将N页数据编程到MLC存储单元，并且进行部分插入处理，在所述部分插入处理中N页数据被划分为M个页组，其中M是正数且每个页组包括N页数据中的至少之一，并且其中M页组中的每一个被应用于纠错码(ECC)电路以对相应M个页组生成奇偶校验位，其中M个组中的每组内的页当中的误码率(BER)被所述部分插入处理均衡。

公开(公告)号：CN101630531A

公开(公告)日：2010-01-20

申请号：CN200910166966.1

申请日：2009-06-23

Applicant: 三星电子株式会社

Inventor： 朴起台 ,  金杜坤 ,  金武星 ,  金汉洙

IPC: G11C16/14 ,  G11C16/10 ,  G11C16/02

CPC classification number: G11C16/0483 ,  G11C16/16

Abstract: 在一个实施例中，一种包含至少具有串联的第一和第二可编程晶体管的存储阵列的存储器的擦除方法包括：在擦除操作期间限制从第一可编程晶体管进入到第二可编程晶体管的电子流动。

公开(公告)号：CN101499320A

公开(公告)日：2009-08-05

申请号：CN200910003208.8

申请日：2009-01-15

Applicant: 三星电子株式会社

Inventor： 金杜坤 ,  朴起台

IPC: G11C17/14 ,  G11C29/44 ,  G11C17/16

CPC classification number: G11C29/808

Abstract: 本发明公开了一种三维阵列半导体存储设备及其修复方法。一种非易失性存储设备包括三维(3D)单元阵列、列选择电路和熔丝块。该3D单元阵列包括位于相应堆叠衬底层中的多个单元阵列，所述单元阵列共享位线。列选择电路选择包括在3D单元阵列中的存储单位。熔丝块控制列选择电路利用位于3D单元阵列中的多个冗余位线之一来修复有缺陷的列。

公开(公告)号：CN101320595A

公开(公告)日：2008-12-10

申请号：CN200810128797.8

申请日：2008-02-27

Applicant: 三星电子株式会社

Inventor： 朴起台 ,  金奇南 ,  李永宅

IPC: G11C16/06 ,  G11C16/12 ,  G11C16/02 ,  G11C16/08

Abstract: 所提供的是一种非易失性存储器器件及其驱动方法。在驱动非易失性存储器器件的方法中，确定要被驱动的存储器单元的结构形状和位置，然后利用确定结果根据存储器单元的分配而利用优化了的操作条件来驱动所述存储器单元。

公开(公告)号：CN1988178A

公开(公告)日：2007-06-27

申请号：CN200610168629.2

申请日：2006-12-19

Applicant: 三星电子株式会社

Inventor： 朴起台 ,  崔正达 ,  鲁旭镇

IPC: H01L29/78 ,  H01L27/115

CPC classification number: H01L29/7881 ,  G11C16/0483 ,  H01L27/115 ,  H01L27/11524 ,  H01L29/42332 ,  H01L29/792

Abstract: 一种半导体器件，包括在半导体衬底中限定的有源区，以及横跨有源区的栅电极。在栅电极的两侧上的有源区中限定源区/漏区。源区/漏区的至少一个是由栅电极的边缘场产生的场效应源区/漏区。另一个源区/漏区是具有与衬底不同的杂质场和不同的导电性的PN结源区/漏区。源区/漏区的至少一个是场效应源区/漏区。因此，可以在器件中减小或消除短沟道效应。

公开(公告)号：CN1905072A

公开(公告)日：2007-01-31

申请号：CN200610110018.2

申请日：2006-07-28

Applicant: 三星电子株式会社

Inventor： 朴起台 ,  崔正达 ,  曹成奎

IPC: G11C16/10 ,  G11C16/02

CPC classification number: G11C11/5628 ,  G11C11/5642 ,  G11C16/10 ,  G11C16/24

Abstract: 一种用于非易失半导体存储器设备的页缓冲器，包含：开关，被配置来将耦合于第一存储器单元的第一比特线耦合到耦合于第二存储器单元的第二比特线；第一锁存块，耦合于第一比特线，并且被配置来将第一锁存数据传送给第一存储器单元；以及第二锁存块，耦合于第二比特线及第一锁存块，并且被配置来将第二锁存数据传送给第二存储器单元。

公开(公告)号：CN1832203A

公开(公告)日：2006-09-13

申请号：CN200610007065.4

申请日：2006-02-14

Applicant: 三星电子株式会社

Inventor： 朴起台 ,  崔正达

IPC: H01L29/792 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

CPC classification number: H01L27/115 ,  H01L21/28282 ,  H01L27/11568 ,  H01L29/513 ,  H01L29/66833 ,  H01L29/7923

Abstract: 一种非易失性集成电路存储器件包括：衬底，包括在其中的第一和第二源区/漏区以及其间的沟道区，邻近第一源区/漏区的沟道区上的第一存储单元，以及邻近第二源区/漏区的沟道区上的第二存储单元。第一存储单元包括沟道区上的第一导电栅和其间的第一多层电荷存储结构。类似地，第二存储单元包括沟道区上的第二导电栅和其间的第二多层电荷存储结构。在第一和第二存储单元之间的沟道区上沿其侧壁延伸的单层绝缘层。单层绝缘层可以不包括电荷俘获层，以及可以将第一和第二导电栅分开一距离，该距离小于第一多层电荷存储结构的厚度。还论述了相关的制造方法。

公开(公告)号：CN107393589B

公开(公告)日：2020-05-12

申请号：CN201710611578.4

申请日：2014-05-09

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  朴起台

IPC: G11C16/04 ,  G11C16/16 ,  G11C16/34

Abstract: 本发明涉及一种具有不同的伪字线的三维快闪存储器件和数据储存设备。一种三维(3D)快闪存储器，包括：被布置在地选择线和最低主字线之间的第一伪字线，以及被布置在串选择线和最高主字线之间的具有不同的字线配置的第二伪字线。

公开(公告)号：CN110689913A

公开(公告)日：2020-01-14

申请号：CN201810730072.X

申请日：2018-07-05

Applicant: 三星电子株式会社

Inventor： 朴起台 ,  吴贤实

IPC: G11C16/30 ,  G11C16/34

Abstract: 提供了一种非易失性存储器装置，所述非易失性存储器装置包括：存储器单元阵列，包括以字线和位线布置的多个存储器单元；电压产生器，产生施加到字线之中的选择的字线的编程电压脉冲、施加到字线之中的与选择的字线相邻的第一未选择的字线的第一通过电压以及施加到字线之中的不与选择的字线相邻的第二未选择的字线的第二通过电压；以及控制逻辑，迭代地增大编程电压脉冲并且根据编程电压脉冲的增大的迭代来不同地增大第一通过电压和第二通过电压。