-
公开(公告)号：CN101625896B
公开(公告)日：2015-09-02
申请号：CN200910158752.X
申请日：2009-07-07
Applicant: 三星电子株式会社
CPC classification number: G11C16/20
Abstract: 提供了一种多层非易失性半导体存储器的自适应控制的方法和设备，该设备包括：多个存储单元，被组织成多个组；和控制电路，具有查找矩阵，用于提供该多个组的每一个的控制参数，其中每个组的特征被存储在该查找矩阵中，以及每个组的控制参数对应于所存储的该组的特征；该方法包括：将多个存储单元组织成多个组；将每个组的特征存储在查找矩阵中；提供多个组的每一个的控制参数，其中每个组的控制参数对应于它的存储的特征；以及根据它的提供的控制参数驱动每个存储单元。
-
公开(公告)号：CN102194793A
公开(公告)日：2011-09-21
申请号：CN201110041963.2
申请日：2011-02-21
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L27/115
CPC classification number: H01L27/0688 , H01L27/11519 , H01L27/11551 , H01L27/11556 , H01L27/11565 , H01L27/11578 , H01L29/66825 , H01L29/66833 , H01L29/7889 , H01L29/7926 , H01L2924/0002 , H01L2924/00
Abstract: 一种三维半导体器件，包括在基板上二维布置的堆叠结构、包括第一互连且设置在堆叠结构上的第一互连层以及包括第二互连且设置在第一互连层上的第二互连层。每个堆叠结构具有包括多个堆叠下部字线的下部区和包括设置在堆叠下部字线上的多个堆叠上部字线的上部区。每个第一互连连接到一条下部字线，每个第二互连连接到一条上部字线。
-
公开(公告)号：CN101206923A
公开(公告)日：2008-06-25
申请号：CN200710199847.7
申请日：2007-12-14
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C16/3459 , G11C2211/5621 , G11C2216/14
Abstract: 非易失性存储器件具有多层单元(MLC)，该MLC被编程，使得一页被写入具有与至少一个先前页对应的先前状态的MLC中。非易失性存储器件包括：存储单元阵列、行选择电路和页缓冲器块。存储单元阵列包括共同耦合到选择的字线并且分别耦合到位线的MLC。行选择电路将顺序减小的读电压施加到选择的字线，从而读取MLC的先前状态，并且，将顺序减小的验证电压施加到选择的字线，以便从具有最高阈值电压的状态到具有最低阈值电压的状态，顺序对MLC的状态进行编程。页缓冲器块装入与一页对应的数据，并且根据每个先前状态和装入数据的每一位控制位线电压。
-
公开(公告)号：CN102163457B
公开(公告)日：2016-12-14
申请号：CN201110040220.3
申请日：2011-02-18
Applicant: 三星电子株式会社
Abstract: 提供了非易失性存储器件、其编程方法以及包括其的存储系统。所述非易失性存储器件包括衬底以及在与衬底相交的方向上堆叠的多个存储单元。所述编程方法向被选位线施加第一电压，向未选位线施加第二电压，向被选串选择线施加第三电压，向未选串选择线施加第四电压，并且向多个字线施加编程操作电压，其中，所述第一到第三电压是正电压。
-
公开(公告)号：CN102194523A
公开(公告)日：2011-09-21
申请号：CN201110047620.7
申请日：2011-02-28
Applicant: 三星电子株式会社
CPC classification number: G11C16/14 , G11C16/04 , G11C16/08 , G11C16/16 , H01L27/1157 , H01L27/11582
Abstract: 提供一种非易失性存储器件的擦除方法。所述擦除方法向分别连接到所述存储单元的多条字线施加字线擦除电压，向连接到地选择晶体管的地选择线施加特定电压，向在向所述地选择线施加所述特定电压的步骤中在其中形成存储串的衬底施加擦除电压，以及响应于所述衬底的电压变化浮置所述地选择线。
-
Patent Agency Ranking
公开(公告)号：CN101630531A
公开(公告)日：2010-01-20
申请号：CN200910166966.1
申请日：2009-06-23
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C16/16
Abstract: 在一个实施例中，一种包含至少具有串联的第一和第二可编程晶体管的存储阵列的存储器的擦除方法包括：在擦除操作期间限制从第一可编程晶体管进入到第二可编程晶体管的电子流动。
-
公开(公告)号：CN101499320A
公开(公告)日：2009-08-05
申请号：CN200910003208.8
申请日：2009-01-15
Applicant: 三星电子株式会社
CPC classification number: G11C29/808
Abstract: 本发明公开了一种三维阵列半导体存储设备及其修复方法。一种非易失性存储设备包括三维(3D)单元阵列、列选择电路和熔丝块。该3D单元阵列包括位于相应堆叠衬底层中的多个单元阵列，所述单元阵列共享位线。列选择电路选择包括在3D单元阵列中的存储单位。熔丝块控制列选择电路利用位于3D单元阵列中的多个冗余位线之一来修复有缺陷的列。
-
公开(公告)号：CN102194793B
公开(公告)日：2015-04-29
申请号：CN201110041963.2
申请日：2011-02-21
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L27/115
CPC classification number: H01L27/0688 , H01L27/11519 , H01L27/11551 , H01L27/11556 , H01L27/11565 , H01L27/11578 , H01L29/66825 , H01L29/66833 , H01L29/7889 , H01L29/7926 , H01L2924/0002 , H01L2924/00
Abstract: 一种三维半导体器件，包括在基板上二维布置的堆叠结构、包括第一互连且设置在堆叠结构上的第一互连层以及包括第二互连且设置在第一互连层上的第二互连层。每个堆叠结构具有包括多个堆叠下部字线的下部区和包括设置在堆叠下部字线上的多个堆叠上部字线的上部区。每个第一互连连接到一条下部字线，每个第二互连连接到一条上部字线。
-
公开(公告)号：CN102163457A
公开(公告)日：2011-08-24
申请号：CN201110040220.3
申请日：2011-02-18
Applicant: 三星电子株式会社
CPC classification number: G11C16/107 , G11C16/0483 , G11C16/10 , G11C2213/71 , H01L27/11578 , H01L27/11582 , H01L29/7926
Abstract: 提供了非易失性存储器件、其编程方法以及包括其的存储系统。所述非易失性存储器件包括衬底以及在与衬底相交的方向上堆叠的多个存储单元。所述编程方法向被选位线施加第一电压，向未选位线施加第二电压，向被选串选择线施加第三电压，向未选串选择线施加第四电压，并且向多个字线施加编程操作电压，其中，所述第一到第三电压是正电压。
-
公开(公告)号：CN101625896A
公开(公告)日：2010-01-13
申请号：CN200910158752.X
申请日：2009-07-07
Applicant: 三星电子株式会社
CPC classification number: G11C16/20
Abstract: 提供了一种多层非易失性半导体存储器的自适应控制的方法和设备，该设备包括：多个存储单元，被组织成多个组；和控制电路，具有查找矩阵，用于提供该多个组的每一个的控制参数，其中每个组的特征被存储在该查找矩阵中，以及每个组的控制参数对应于所存储的该组的特征；该方法包括：将多个存储单元组织成多个组；将每个组的特征存储在查找矩阵中；提供多个组的每一个的控制参数，其中每个组的控制参数对应于它的存储的特征；以及根据它的提供的控制参数驱动每个存储单元。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.025 seconds)
