公开(公告)号：CN115939169A

公开(公告)日：2023-04-07

申请号：CN202211183403.5

申请日：2022-09-27

Applicant: 三星电子株式会社

Inventor： 张志熏 ,  请求不公布姓名 ,  金东完 ,  朴桐湜 ,  尹灿植 ,  张贤禹

IPC: H01L29/06

Abstract: 本发明提供一种半导体器件，该半导体器件包括：包括沟槽的衬底；隔离结构，包括堆叠在沟槽中的内壁氧化物层图案、衬垫图案和填充绝缘图案；以及在衬底和隔离结构上的栅极结构，其中内壁氧化物层图案和衬垫图案共形地形成在沟槽的表面上，内壁氧化物层图案的上表面低于衬底的上表面，以及内壁氧化物层图案的上表面和衬垫图案的上表面之间的边界没有台阶差。

公开(公告)号：CN115881714A

公开(公告)日：2023-03-31

申请号：CN202211174269.2

申请日：2022-09-26

Applicant: 三星电子株式会社

Inventor： 朱贞慜 ,  尹灿植 ,  吉奎炫 ,  白头山 ,  韩正勋

IPC: H01L25/18 ,  H01L23/48

Abstract: 公开了一种半导体器件，包括：设置在基板上的外围字线；下电介质图案，覆盖外围字线并且包括覆盖外围字线的侧表面的第一部分和覆盖外围字线的顶表面的第二部分；接触插塞，在外围字线的一侧并穿透第一部分和第二部分；以及填充图案，与下电介质图案的第二部分接触并穿透第二部分的至少一部分。接触插塞包括设置在下电介质图案的顶表面上的接触焊盘以及穿透第一部分和第二部分的贯穿插塞。填充图案围绕接触焊盘的侧表面。第一部分和第二部分包括相同的材料。

公开(公告)号：CN108155173B

公开(公告)日：2022-10-14

申请号：CN201711261582.9

申请日：2017-12-04

Applicant: 三星电子株式会社

Inventor： 洪镇宇 ,  金大益 ,  尹灿植 ,  李基硕 ,  韩东珉 ,  张成豪 ,  黄有商 ,  金奉秀 ,  朴济民

IPC: H01L23/50 ,  H01L27/088

Abstract: 一种半导体器件包括基板，该基板包括包含单元有源区域的单元阵列区域。绝缘图案在基板上。绝缘图案包括暴露单元有源区域并且延伸到单元有源区域中的直接接触孔。直接接触导电图案在直接接触孔中并且连接到单元有源区域。位线在绝缘图案上。位线连接到直接接触导电图案并且在垂直于绝缘图案的上表面的方向上延伸。绝缘图案包括包含非金属基电介质材料的第一绝缘图案和在第一绝缘图案上的第二绝缘图案。第二绝缘图案包括具有比第一绝缘图案的介电常数高的介电常数的金属基电介质材料。

公开(公告)号：CN110021551A

公开(公告)日：2019-07-16

申请号：CN201910011917.4

申请日：2019-01-07

Applicant: 三星电子株式会社

Inventor： 尹灿植 ,  金桐晤 ,  李基硕 ,  赵诚学 ,  朴济民

IPC: H01L21/762

Abstract: 一种半导体器件包括：衬底，包括单元区域和外围电路区域；单元绝缘图案，设置在衬底的单元区域中，限定单元有源区域；以及外围绝缘图案，设置在衬底的外围电路区域中，限定外围有源区域。外围绝缘图案包括具有第一宽度的第一外围绝缘图案和具有第二宽度的第二外围绝缘图案，第二宽度大于第一宽度。第一外围绝缘图案和第二外围绝缘图案中的至少一个的最上表面比单元绝缘图案的最上表面定位得更高。

公开(公告)号：CN109698133A

公开(公告)日：2019-04-30

申请号：CN201811205075.8

申请日：2018-10-16

Applicant: 三星电子株式会社

Inventor： 洪智硕 ,  尹灿植 ,  文一荣 ,  朴济民 ,  李基硕 ,  韩正勋

IPC: H01L21/48 ,  H01L23/498

Abstract: 提供了一种包括钝化间隔物的半导体器件及其制造方法。制造半导体器件的方法包括提供衬底以及在所述衬底上形成层间绝缘层。所述方法包括在所述层间绝缘层中形成初步通孔。所述方法包括在所述初步通孔的内侧表面上形成钝化间隔物。所述方法包括使用所述钝化间隔物作为蚀刻掩模来形成通孔。所述方法包括在所述通孔中形成导电通路。所述钝化间隔物包括与包含在所述层间绝缘层中的绝缘材料不同的绝缘材料。

公开(公告)号：CN108231691A

公开(公告)日：2018-06-29

申请号：CN201711392771.X

申请日：2017-12-21

Applicant: 三星电子株式会社

Inventor： 李昊仁 ,  金桐晤 ,  朴硕汉 ,  尹灿植 ,  郑基旭 ,  洪镇宇 ,  朴济民 ,  李基硕 ,  张燽娟

IPC: H01L21/8242

CPC classification number: H01L27/10823 ,  H01L21/762 ,  H01L21/76834 ,  H01L21/823462 ,  H01L21/823468 ,  H01L27/1248 ,  H01L29/432 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7869 ,  H01L27/10844

Abstract: 一种制造半导体器件的方法包括：在第一区域与第二区域之间的衬底上形成器件隔离膜；形成第一密封膜和第二密封膜，使得第二密封膜的蚀刻选择性小于第一密封膜的蚀刻选择性；图案化第一密封膜和第二密封膜以暴露器件隔离膜的一部分和第二区域，使得底切被限定在第二密封膜的下表面下方；形成填充底切的填充膜，填充膜的厚度在第二密封膜的侧表面上比在其上表面上更厚；去除填充膜的一部分以在底切中形成填充间隔物；在填充间隔物上形成高k电介质膜和金属膜，并且图案化高k电介质膜和金属膜。

公开(公告)号：CN108155147A

公开(公告)日：2018-06-12

申请号：CN201711224331.3

申请日：2017-11-29

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  尹灿植 ,  洪镇宇 ,  金根楠 ,  金桐晤 ,  金奉秀 ,  朴济民 ,  李昊仁 ,  张成豪 ,  郑基旭 ,  黄有商

IPC: H01L21/768 ,  H01L23/528

CPC classification number: H01L27/2436 ,  H01L27/10823 ,  H01L27/10844 ,  H01L27/10876 ,  H01L27/10897 ,  H01L27/228 ,  H01L21/76838 ,  H01L23/528

Abstract: 本公开提供了半导体存储器件及其制造方法。一种制造半导体存储器件的方法可以包括：提供包括单元阵列区域和外围电路区域的衬底；形成覆盖单元阵列区域并暴露外围电路区域的至少一部分的掩模图案；在由掩模图案暴露的外围电路区域上生长半导体层，使得半导体层具有与衬底不同的晶格常数；形成覆盖单元阵列区域并暴露半导体层的缓冲层；形成覆盖缓冲层和半导体层的导电层；以及图案化导电层以在单元阵列区域上形成导电线以及在外围电路区域上形成栅电极。