在数字线之间具有屏蔽线的集成组合件及形成集成组合件的方法

    公开(公告)号:CN113544848B

    公开(公告)日:2025-01-07

    申请号:CN202080018554.8

    申请日:2020-03-05

    Abstract: 一些实施例包含集成组合件,其具有沿着第一方向延伸且通过中介区彼此间隔的数字线。所述中介区中的每一者沿着横截面具有第一宽度。支柱从所述数据线向上延伸;所述支柱包含垂直延伸于上源极/漏极区与下源极/漏极区之间的晶体管沟道区。存储元件与所述上源极/漏极区耦合。字线沿着与所述第一方向相交的第二方向延伸。所述字线包含邻近所述沟道区的栅极区。屏蔽线在所述中介区内且沿着所述第一方向延伸。所述屏蔽线可与至少一个参考电压节点耦合。一些实施例包含形成集成组合件的方法。

    晶体管、晶体管阵列及个别地包括晶体管的存储器单元阵列

    公开(公告)号:CN116364775A

    公开(公告)日:2023-06-30

    申请号:CN202211471390.1

    申请日:2022-11-23

    Abstract: 本公开涉及晶体管、晶体管阵列及个别地包括晶体管的存储器单元阵列。晶体管包括其间具有沟道区的一对源极/漏极区。栅极邻近所述沟道区,其中栅极绝缘体在所述栅极与所述沟道区之间。固定电荷材料邻近所述源极/漏极区。绝缘材料在所述固定电荷材料与所述源极/漏极区之间。所述绝缘材料及所述固定电荷材料包括相对于彼此不同的组合物。所述固定电荷材料具有至少1x 1011电荷/cm2的电荷密度。

    用于竖直三维存储器的两晶体管单元

    公开(公告)号:CN116096074A

    公开(公告)日:2023-05-09

    申请号:CN202210986573.0

    申请日:2022-08-17

    Abstract: 提供用于竖直三维存储器的两晶体管单元的系统、方法和设备。所述存储器具有:串联连接的水平定向的晶体管,其各自具有通过沟道区分离的独立第一源极/漏极区和共享第二源极/漏极区,以及与所述沟道区相对且通过栅极电介质与所述沟道区分离的栅极;若干对竖直定向的存取线,其耦合到所述栅极且通过所述栅极电介质与所述沟道区分离;以及水平定向的数字线,其电耦合到所述水平定向的晶体管的所述第一源极/漏极区。

    低电容穿衬底穿孔结构
    56.
    发明授权

    公开(公告)号:CN108713249B

    公开(公告)日:2023-01-24

    申请号:CN201780015973.4

    申请日:2017-02-22

    Abstract: 本文中揭示用于形成低电容穿衬底穿孔结构的设备及方法。一种实例设备包含:开口,其形成于衬底中,其中所述开口具有至少一个侧壁;第一电介质,其至少形成于所述开口的所述侧壁上;第一导体,其至少形成于所述第一电介质上;第二电介质,其至少形成于所述第一导体上;及第二导体,其至少形成于所述第二电介质的侧壁上。

    存储器设备及其操作方法
    57.
    发明授权

    公开(公告)号:CN109427398B

    公开(公告)日:2022-11-29

    申请号:CN201811002213.2

    申请日:2018-08-30

    Abstract: 本申请涉及存储器设备及其操作方法。一些实施例包含设备和操作所述设备的方法。所述设备中的一些包含与介电材料的第一群组交错的导电材料的第一群组、延伸穿过导电材料的第一群组和介电材料的第一群组的第一柱、沿第一柱定位的存储器单元、耦合到导电材料中的一个的导电触点,以及延伸穿过导电材料的第二群组和介电材料的第二群组的第二柱。所述第二柱包含耦合到导电区的第一部分、第二部分和第三部分,以及耦合到导电触点的第四部分。所述第二部分位于第一和第三部分之间。所述第二部分具有小于第一和第四部分中的每一个的掺杂浓度的掺杂浓度。

    选择栅极栅极诱导漏极泄漏增强
    58.
    发明公开

    公开(公告)号:CN115019845A

    公开(公告)日:2022-09-06

    申请号:CN202210198079.8

    申请日:2022-03-02

    Abstract: 本申请涉及选择栅极栅极诱导漏极泄漏增强。各种应用可包含存储器装置,其设计成在存储器擦除操作期间提供增强型栅极诱导漏极泄漏GIDL电流。在将电压施加到最顶部选择栅极晶体管的所述栅极后,可通过增强所述最顶部选择栅极晶体管的沟道结构中的电场将增强型操作提供到存储器单元串。可通过使用分割式插塞作为接触件将此电场提供到所述最顶部选择栅极晶体管的所述沟道结构,其中所述分割式插塞具有接触所述沟道结构的一或多个导电区和接触所述沟道结构的一或多个非导电区。所述分割式插塞可为数据线与所述沟道结构之间的接触件的部分。论述额外装置、系统和方法。

    具有掺杂剂延伸部的微电子装置及相关方法及系统

    公开(公告)号:CN114792691A

    公开(公告)日:2022-07-26

    申请号:CN202210083285.4

    申请日:2022-01-24

    Abstract: 本申请案涉及在层级堆叠下方的GIDL区附近具有掺杂剂延伸部的微电子装置及相关方法及系统。微电子装置包含堆叠结构,所述堆叠结构包括按层级布置的绝缘结构及导电结构的垂直交替序列。包括通道材料的至少一个支柱延伸穿过所述堆叠结构。所述堆叠结构下方的源极区包括掺杂材料。所述掺杂材料的垂直延伸部在所述堆叠结构内的标高(例如,在标高上接近或横向重叠至少一个源极侧GIDL区的标高)处向上突出到与所述通道材料的界面。微电子装置结构可通过包含以下步驟的方法形成:形成通过所述支柱的单元材料的横向开口;使所述通道材料凹入以形成垂直凹部;及在所述垂直凹部中形成所述掺杂材料。还公开额外微电子装置,以及相关方法及电子系统。

    用于垂直三维(3D)存储器的单晶水平存取装置

    公开(公告)号:CN114334836A

    公开(公告)日:2022-04-12

    申请号:CN202111112907.3

    申请日:2021-09-23

    Inventor: 刘海涛 李时雨

    Abstract: 本申请案涉及用于垂直三维(3D)存储器的单晶水平存取装置。一种垂直堆叠的存储器单元阵列具有水平定向的存取装置,所述水平定向的存取装置具有通过沟道区分离的第一源极/漏极区及第二源极/漏极区及与所述沟道区对置的栅极,所述垂直定向的存取线耦合到所述栅极且通过栅极电介质与沟道区分离。所述存储器单元具有外延生长单晶硅以填充第一水平开口且收容与导电材料电接触的第一源极/漏极且形成整体水平定向的导电数字线的部分。所述存储器单元还具有耦合到所述第二源极/漏极区的水平定向的存储节点及耦合到所述第一源极/漏极区的水平定向的数字线。垂直主体接点经形成为与所述水平定向的存取装置中的一或多者的主体区直接电接触且通过电介质与所述第一源极/漏极区及所述水平定向的数字线分离。

Patent Agency Ranking