-
公开(公告)号：CN114823856A
公开(公告)日：2022-07-29
申请号：CN202210447055.1
申请日：2022-04-26
Applicant: 电子科技大学 , 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种高压集成横向半导体器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区、第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区、第二导电类型埋层、第一介质层、第二介质氧化层、第三介质氧化层、多晶硅栅电极，第二导电类型埋层位于衬底内，通过刻槽注入后扩散推结形成，所刻槽采用介质填充；所述第二导电类型埋层在关态时在器件体内引入电场峰，增加器件的纵向耐压。
-
公开(公告)号：CN110504322B
公开(公告)日：2021-04-23
申请号：CN201910819894.X
申请日：2019-08-31
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L27/02
Abstract: 本发明提供一种分离栅VDMOS器件的终端结构，包括有源区结构和终端区结构，本发明通过将分离栅深槽与第一道终端深槽相连，二者共用接触孔进行引出，减少了设计器件版图结构时所要考虑的参数，简化器件的版图结构设计，同时将三维耗尽转化为二维耗尽，并对分离栅深槽和第一道终端深槽连接处的结构进行特殊设计，进一步缓解曲率效应，优化电荷平衡，提高终端结构的耐压。
-
公开(公告)号：CN110534566B
公开(公告)日：2021-03-30
申请号：CN201910836723.8
申请日：2019-09-05
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明提供一种IGBT功率器件，属于半导体功率器件技术领域。通过把具有高深宽比的超结区引入漂移区表面或者体内，这样就能在开态时利用超结的相互耗尽做到减少漂移区少子的存储效应，在关断的时候就会有更少的载流子抽取，那么就缩短了关断时间，减少了关断损耗，若是将超结做在表面，那么平面栅就变为了鳍型栅，鳍型栅增加了栅极对器件沟道的控制，增加了器件的跨导和沟道电荷量。
-
公开(公告)号：CN110444590B
公开(公告)日：2021-01-22
申请号：CN201910836726.1
申请日：2019-09-05
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/739
Abstract: 本发明涉及一种超结LIGBT功率器件，属于半导体功率器件技术领域。通过在横向IGBT的阳极电阻区内引入第二导电类型掺杂层，来控制电流在阳极电阻区的流动路径，进而控制阳极电阻区的压降，这样就能抑制LIGBT的snapback现象，这种通过精准控制阳极电阻区电阻阻值的结构并未增加工艺的制造难度，因而可以在不改变工艺的基础上，实现精准抑制LIGBT的snapback现象。
-
公开(公告)号：CN107359194B
公开(公告)日：2020-03-31
申请号：CN201710642100.8
申请日：2017-07-31
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/739 , H01L29/78
Abstract: 本发明提供一种消除高电场的器件，其元胞结构包括衬底、源极接触电极、漏极接触电极、栅电极、栅氧化层、第二类型漂移区、第二类型条、第一类型条、第二类型buffer区、第一类型阱区、第二类型重掺杂区、第一类型重掺杂区、第三类型重掺杂区；本发明将第二类型条的左端延伸至第一类型阱区内部且不与第二类型重掺杂区相连接，第一类型条的右端延伸至第二类型buffer区内部，使得左端第二类型条同时被多面的第一类型杂质耗尽，右端第一类型条同时被多面的第二类型杂质耗尽，使得超结边缘的电场尖峰被削弱，避免器件提前击穿，进一步提高超结器件的击穿电压，第二类型条左侧延伸至第一类型阱区内部，减小了开态时器件的沟道电阻，从而降低器件的比导通电阻。
-
Patent Agency Ranking
公开(公告)号：CN110676305A
公开(公告)日：2020-01-10
申请号：CN201910819842.2
申请日：2019-08-31
Applicant: 电子科技大学
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本发明提供一种具有低栅电荷特性的垂直沟道器件及制造方法，包括第一导电类型衬底，第一导电类型漂移区，第一导电类型源极接触区，第二导电类型阱区，第二导电类型源端接触区，源极金属接触，第一介质氧化层，第二介质氧化层，第三介质氧化层，第四介质氧化层，控制栅多晶硅电极、分离栅多晶硅电极；本发明采用“栅极多晶硅自对准倾斜注入”的方法，实现了第一导电类型源极接触区的制造，使得源极接触区边界随着控制栅多晶硅电极高度的变化而改变，本发明可较为精确地控制源极接触区的边界，防止器件断沟，同时大大缩小控制栅和源极接触区的交叠面积，降低栅电荷，提高器件的动态特性。
-
公开(公告)号：CN110491935A
公开(公告)日：2019-11-22
申请号：CN201910819921.3
申请日：2019-08-31
Applicant: 电子科技大学
IPC: H01L29/10 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种具有高沟道密度的分离栅VDMOS器件及制造方法，包括：第一导电类型衬底，第一导电类型漂移区，第一导电类型源极接触区，第二导电类型阱区，第二导电类型源端接触区，源极金属接触，第一介质氧化层，第二介质氧化层，第三介质氧化层，第四介质氧化层，控制栅多晶硅电极、分离栅多晶硅电极；本发明在器件台面区引入控制栅浅槽，在满足现有工艺限制且不缩小器件台面宽度的条件下，增加导电沟道，提高器件的沟道密度，所引入的控制栅浅槽几乎不影响器件耐压，使得本发明所述分离栅VDMOS在保持相同的器件耐压的情况下拥有更低的比导通电阻，降低器件的工作损耗。
-
公开(公告)号：CN109326639A
公开(公告)日：2019-02-12
申请号：CN201810967996.1
申请日：2018-08-23
Applicant: 电子科技大学
IPC: H01L29/40 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明提供一种具有体内场板的分离栅VDMOS器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型半导体源接触区、第一导电类型半导体漂移区、第二导电类型半导体源接触区、第二导电类型半导体阱区、多晶硅体内场板、栅电极、分离栅电极、源极金属电极、第一分离栅槽、体内场板槽、第二分离栅槽，栅氧化层、4个介质层；本发明通过在分离栅VDMOS器件的漂移区内引入体内场板，将原有常规器件的二维耗尽方式变成三维耗尽，体内场板的引入，可以有效增加漂移区的掺杂浓度，降低器件的比导通电阻，增强器件的耗尽能力，另一方面，本发明在漂移区中引入新的控制栅和分离栅，在相同的器件面积内增大沟道面积，增大器件的导电能力。
-
公开(公告)号：CN106409763A
公开(公告)日：2017-02-15
申请号：CN201611026608.7
申请日：2016-11-11
Applicant: 电子科技大学
CPC classification number: H01L27/0207 , H01L21/82
Abstract: 本发明提供一种晶圆及其制备方法，包括多个结构相同的晶粒，每个晶粒中间的超结元胞结构包括P型掺杂区与N型掺杂区，两种掺杂区中至少一种划分为多个子区域，同种掺杂类型的相邻子区域被另一种类型的掺杂区分隔开；制备方法包括以下步骤：(1)采用N型硅片作材料A，采用P型硅片作材料B；(2)材料B正面注入氢离子；(3)材料A按图形刻槽，材料B按相反的图形刻槽；(4)形成槽的材料B与形成槽的材料A对接，合成一块半导体C；(5)材料B底部剥离，重复利用；(6)晶圆表面处理；本发明晶圆无需多次注入、多层外延，简化了工艺流程，从而降低制作成本，晶圆可形成超高深宽比的P-N条，应用范围广。
-
公开(公告)号：CN106024859A
公开(公告)日：2016-10-12
申请号：CN201610353060.0
申请日：2016-05-25
Applicant: 电子科技大学
IPC: H01L29/06
CPC classification number: H01L29/0634
Abstract: 本发明属于纵向超结半导体器件技术领域，具体的说涉及一种超结半导体器件终端结构。本发明的终端结构，第一种导电类型半导体漂移条宽度可调节，达到从元胞区到边界的一个渐变，使终端电荷能够更好的平衡，从而提高器件耐压；其次本发明的第二种导电类型表面掺杂区一直将第二种导电类型的半导体柱覆盖，并向边界有一段延伸，以保证完全覆盖两种类型半导体漂移区的交界位置，降低表面尖峰电场，第二种导电类型表面掺杂区内第一种导电类型表面掺杂区向下提供正电荷中心，进一步降低器件表面电场，从而降低超结终端表面发生击穿的几率，提高器件的整体耐压。
-
-
-
-
-
-
-
-
-
Search Results
129
records
(took 0.027 seconds)
