-
公开(公告)号：CN112382658B
公开(公告)日：2021-08-24
申请号：CN202010890066.8
申请日：2020-08-28
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/40 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型源端重掺杂区，第二导电类型漂移区、第二导电类型阱区、第二导电类型源端重掺杂区，第二导电类型漏端重掺杂区，第一介质氧化层、第二介质氧化层、第三介质氧化层，多晶硅电极、控制栅多晶硅电极，源极金属，漏极金属，金属条；第一介质氧化层与同源极相连的多晶硅电极形成纵向场板，平行插入第二导电类型漂移区，形成阶梯状排列的纵向场板阵列。纵向场板呈阶梯状分布，优化了硅层表面电场，提高了器件耐压，且对电流的限制效果减弱，进一步降低了器件的比导通电阻，多晶硅电极与源极相连，降低了器件的栅漏电容。
-
公开(公告)号：CN111969049A
公开(公告)日：2020-11-20
申请号：CN202010888909.0
申请日：2020-08-28
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/40 , H01L29/739
Abstract: 本发明提供一种SOI横向绝缘栅双极晶体管，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空场板阵列；在集电极区域以相同工艺形成与集电极接触电极相连的纵向场板，并且平行插入第二导电类型阱区，形成阳极电阻结构。本发明在器件开态时，纵向浮空场板表面能够形成积累层，提高了器件的饱和电流。第二导电类型阱区引入的纵向场板，能够精确控制阳极电阻的大小，消除了snapback现象对器件输出特性的影响，提高器件的稳定性。
-
公开(公告)号：CN106876454A
公开(公告)日：2017-06-20
申请号：CN201710109457.X
申请日：2017-02-27
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/739 , H01L29/06 , H01L29/36 , H01L21/331
CPC classification number: H01L29/7393 , H01L29/0611 , H01L29/0684 , H01L29/36 , H01L29/66325
Abstract: 本发明提供一种低阻且可抑制负阻效应的SOI‑LIGBT器件及其制造方法，其元胞结构包括衬底、埋氧层、厚介质层、厚硅层漂移区、P阱区、P型重掺杂发射极区、第一N型重掺杂区、N型buffer区、P型重掺杂集电极区、第二N型重掺杂区、集电极介质阻挡层、集电极接触电极、超薄顶层硅漂移区、发射极接触电极、栅氧化层、多晶硅栅、P条、N条，N条与P条在纵向上交替设置在厚硅层漂移区中，本发明通过采用超薄顶层硅漂移区增强埋层电场提高SOI器件的纵向击穿电压；采用厚硅层漂移区来降低器件比导通电阻，对超薄顶层硅漂移区和厚硅层漂移区分别采用横向线性变掺杂调整表面电场分布，使其在保持器件高的击穿电压的同时极大地降低了比导通电阻。
-
公开(公告)号：CN106847833A
公开(公告)日：2017-06-13
申请号：CN201710202930.9
申请日：2017-03-30
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
CPC classification number: H01L27/1203 , H01L21/84 , H01L27/1207 , H01L29/0607 , H01L29/0684
Abstract: 本发明提供一种SOI横向高压器件及其制造方法，包括以下步骤：以SOI为衬底，形成N型线性变掺杂绝缘体上硅层与薄硅层漂移区、形成薄硅层区即厚介质层、形成Pwell区；形成Nwell区、形成栅氧化层、形成多晶硅栅电极、形成N条、形成P条、进行第一P型重掺杂区、第一N型重掺杂区以及第二N型重掺杂区的注入，形成欧姆接触，引出电极第一层接触孔刻蚀，淀积铝金属，形成源极接触电极与漏极接触电极；该制造方法与传统工艺兼容性好，具有普适性，制造出的器件能够有效地减小器件面积、降低器件成本；利用本发明所述的方法制备的SOI低阻横向高压器件，可实现BV＝950V，Ron，sp＝153Ω·cm2。
-
公开(公告)号：CN111969049B
公开(公告)日：2022-08-23
申请号：CN202010888909.0
申请日：2020-08-28
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/40 , H01L29/739
Abstract: 本发明提供一种SOI横向绝缘栅双极晶体管，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空场板阵列；在集电极区域以相同工艺形成与集电极接触电极相连的纵向场板，并且平行插入第二导电类型阱区，形成阳极电阻结构。本发明在器件开态时，纵向浮空场板表面能够形成积累层，提高了器件的饱和电流。第二导电类型阱区引入的纵向场板，能够精确控制阳极电阻的大小，消除了snapback现象对器件输出特性的影响，提高器件的稳定性。
-
Patent Agency Ranking
公开(公告)号：CN111969051A
公开(公告)日：2020-11-20
申请号：CN202010888687.2
申请日：2020-08-28
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/423 , H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明提供一种具有高可靠性的分离栅VDMOS器件及其制造方法，包括第一导电类型衬底，第一导电类型漂移区，第一介质氧化层，分离栅多晶电极，第二介质氧化层，第三介质氧化层，控制栅多晶电极，第二导电类型阱区，重掺杂第一导电类型区，重掺杂第二导电类型区，源极金属接触，控制栅金属接触和分离栅金属接触。通过在过渡区增大槽宽，增加一次过渡区栅多晶刻蚀，形成控制栅多晶和栅氧化层包围分离栅金属接触的结构，避免了常规分离栅引出所需要的控制栅和分离栅之间的介质氧化层隔离，杜绝了厚氧隔离所带来的吸硼排磷问题和曲率效应带来的电场集中问题，以及存在厚氧隔离时过渡区耗尽不足问题，消除器件过渡区的提前击穿，保证器件耐压。
-
公开(公告)号：CN111816707A
公开(公告)日：2020-10-23
申请号：CN202010888944.2
申请日：2020-08-28
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/78 , H01L29/40 , H01L21/336
Abstract: 本发明提供一种消除体内曲率效应的等势降场器件及制造方法，包括元胞区与终端区。元胞区中，第一介质氧化层和多晶硅电极构成纵向浮空场板，所述纵向浮空场板分布在整个第二导电类型漂移区中，漏端以相同工艺引入多晶硅电极与漏极相连的纵向场板。本发明中纵向浮空场板辅助耗尽漂移区，提高了器件耐压。但由于靠近漏端的纵向浮空场板钳位了体内电势，使得等势线在槽底集中，造成了器件的提前击穿。漏端纵向场板与漏极相连，将漏端高电位引入器件体内，消除了体内曲率效应，进一步提高器件耐压。终端区中，纵向浮空场板呈环形承担大部分耐压，漏端的纵向场板形成半圆状阵列，缓解了因曲率增大而导致的靠近漏端的槽底电场的进一步提高。
-
公开(公告)号：CN107068736B
公开(公告)日：2020-07-10
申请号：CN201710203874.0
申请日：2017-03-30
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提供一种SOI横向高压器件，其元胞结构包括衬底、衬底接触电极、埋氧层、厚SOI层、P型体区、厚介质层、N型重掺杂漏极区、超薄顶层硅、N型条区和P型条区、P型重掺杂体接触区和N型重掺杂源极区、栅氧化层、源极接触电极、多晶硅栅、漏极接触电极，N型条区和P型条区构成超结结构并在竖直方向交替排列地嵌入在靠近源端区域的厚SOI层中，本发明通过ENDIF理论提高器件漏端承受高压区的纵向耐压，通过大量的理论推导得到最好的横向耐压，从而使器件的耐压更上一层楼，靠近源端区域采用超结使其在保持功率MOS高的击穿电压的同时极大地降低了比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。
-
公开(公告)号：CN107068736A
公开(公告)日：2017-08-18
申请号：CN201710203874.0
申请日：2017-03-30
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
CPC classification number: H01L29/0619 , H01L29/7824
Abstract: 本发明提供一种SOI横向高压器件，其元胞结构包括衬底、衬底接触电极、埋氧层、厚SOI层、P型体区、厚介质层、N型重掺杂漏极区、超薄顶层硅、N型条区和P型条区、P型重掺杂体接触区和N型重掺杂源极区、栅氧化层、源极接触电极、多晶硅栅、漏极接触电极，N型条区和P型条区构成超结结构并在竖直方向交替排列地嵌入在靠近源端区域的厚SOI层中，本发明通过ENDIF理论提高器件漏端承受高压区的纵向耐压，通过大量的理论推导得到最好的横向耐压，从而使器件的耐压更上一层楼，靠近源端区域采用超结使其在保持功率MOS高的击穿电压的同时极大地降低了比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。
-
公开(公告)号：CN106847882A
公开(公告)日：2017-06-13
申请号：CN201710108573.X
申请日：2017-02-27
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/06 , H01L29/739
Abstract: 本发明提供一种SOI‑LIGBT器件，其元胞结构包括：衬底、埋氧层、厚介质层、厚硅层N型漂移区、P阱区、P型重掺杂发射极区和N型重掺杂区、超薄顶层硅N型漂移区、N型buffer区、P型重掺杂集电极区、发射极接触电极、集电极接触电极、栅氧化层、多晶硅栅；本发明利用介质场增强理论增强埋层电场，从而提高SOI器件的纵向击穿电压；在靠近源端发射极区域采用厚硅层N型漂移区来降低器件比导通电阻，对于超薄顶层硅N型漂移区和厚硅层N型漂移区分别采用横向线性变掺杂，调整表面电场分布，使其在保持器件高的击穿电压的同时，极大地降低了比导通电阻。
-
-
-
-
-
-
-
-
-
Search Results
129
records
(took 0.026 seconds)
