公开(公告)号：CN109860068A

公开(公告)日：2019-06-07

申请号：CN201811184921.2

申请日：2018-10-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林铭祥 ,  何嘉政 ,  吕俊颉 ,  彭成毅 ,  张智胜

IPC: H01L21/66

Abstract: 用于测试半导体结构的方法包括在基板的测试区域上方形成介电层。在介电层上形成覆盖层。退火介电层和覆盖层。移除退火的覆盖层。在线测试退火的介电层的铁电性。

公开(公告)号：CN109841671A

公开(公告)日：2019-06-04

申请号：CN201811007588.8

申请日：2018-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沙哈吉 ,  B.摩尔 ,  蔡俊雄 ,  张世杰 ,  游国丰 ,  彭成毅

IPC: H01L29/417 ,  H01L29/78 ,  H01L21/336

Abstract: 一种方法包括提供结构，其中，该结构含有衬底、衬底上方的栅极结构、以及与栅极结构相邻的含有硅锗(SiGe)的源极/漏极(S/D)部件。该方法还包括将镓(Ga)注入到S/D中；在第一温度的条件下实施第一退火工艺以再结晶SiGe；在第一退火工艺之后，在S/D上方沉积包括金属的导电材料；在第二温度的条件下实施第二退火工艺，以引起金属和S/D之间的反应；以及在第三温度条件下实施第三退火工艺，以激活S/D中含有Ga的掺杂剂。本发明的实施例还提供了半导体器件的形成方法。

公开(公告)号：CN109841530A

公开(公告)日：2019-06-04

申请号：CN201811011688.8

申请日：2018-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沙哈吉·B·摩尔 ,  蔡俊雄 ,  彭成毅 ,  张世杰 ,  游国丰

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423 ,  H01L21/265

Abstract: 本发明的实施例提供一种半导体结构的形成方法。上述方法包含在基板上形成鳍式结构，以及形成栅极结构横跨鳍式结构。方法也包含在鳍式结构的侧壁上形成鳍间隙物，以及部分移除鳍间隙物。方法还包含将鳍式结构凹陷以形成凹陷，以及自凹陷植入掺质以形成掺杂区。此外，方法包含将掺杂区内的掺质扩散以形成扩大的掺杂区，以及在扩大的掺杂区上形成源/漏极结构。

公开(公告)号：CN109727870A

公开(公告)日：2019-05-07

申请号：CN201810736302.3

申请日：2018-07-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  卡洛斯·H·迪亚兹 ,  张智胜 ,  彭成毅 ,  叶凌彦

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/51

Abstract: 在制造负电容结构的方法中，在衬底上方形成介电层。在介电层上方形成第一金属层。在形成第一金属层之后，执行退火操作，随后执行冷却操作。形成第二金属层。在冷却操作之后，介电层变为包括正交晶相的铁电介电层。第一金属层包括(111)取向的晶体层。本发明实施例涉及半导体器件及其制造方法。

公开(公告)号：CN106206577B

公开(公告)日：2019-04-23

申请号：CN201510216889.1

申请日：2015-04-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘致为 ,  杜文仙 ,  黄仕贤 ,  彭成毅 ,  张智胜 ,  杨育佳

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明公开了半导体器件及其形成方法。该器件包括半导体衬底，半导体衬底包括第一半导体材料并且具有多个隔离部件，从而限定第一有源区和第二有源区；第一鳍式半导体部件，包括第二半导体材料并且形成在第一有源区中；以及第二鳍式半导体部件，包括第二半导体材料并且形成在第二有源区中。第一鳍式半导体部件是拉伸应变的并且第二鳍式半导体部件是压缩应变的。本发明涉及用于FinFET器件的方法和结构。

公开(公告)号：CN109427747A

公开(公告)日：2019-03-05

申请号：CN201711293943.8

申请日：2017-12-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  何嘉政 ,  林铭祥 ,  张智胜 ,  卡洛斯·H·迪亚兹

IPC: H01L23/544 ,  H01L21/66

Abstract: 一种用于测量接触电阻的半导体测试装置包括：第一鳍结构，第一鳍结构的上部从隔离绝缘层凸出；外延层，分别形成在第一鳍结构的上部上；第一导电层，分别形成在外延层上；第一接触层，在第一点处设置在第一导电层上；第二接触层，在与第一点分开的第二点处设置在第一导电层上；第一焊盘，经由第一布线耦合到第一接触层；以及第二焊盘，经由第二布线耦合到第二接触层。半导体测试装置配置为通过在第一焊盘与第二焊盘之间施加电流来测量第一接触层与第一鳍结构之间的接触电阻。本发明还提供了半导体测试装置制造及使用半导体测试装置测量接触电阻的方法。

公开(公告)号：CN109326510A

公开(公告)日：2019-02-12

申请号：CN201711268389.8

申请日：2017-12-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 奥野泰利 ,  彭成毅 ,  方子韦 ,  张毅敏 ,  峰地辉 ,  林佑明 ,  萧孟轩

IPC: H01L21/027 ,  H01L29/78 ,  H01L21/336

Abstract: 一种半导体装置及其形成方法。半导体装置包括场效晶体管(FET)。场效晶体管包括通道区域及相邻通道区域的源极/漏极区域。场效晶体管亦包括设置在通道区域上方的栅极电极。场效晶体管为n型场效晶体管且通道区域是由Si制成。源极/漏极区域包括含有Si1-x-yM1xM2y的磊晶层，其中M1为Ge及Sn中的一者或多者，M2为P及As中的一者或多者，并且0.01≤x≤0.1。

公开(公告)号：CN106571340A

公开(公告)日：2017-04-19

申请号：CN201610621501.0

申请日：2016-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  江宏礼 ,  杨玉麟 ,  叶致锴 ,  杨育佳 ,  刘继文

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明提供了晶体管结构和晶体管结构的形成方法。晶体管结构包括第一外延材料和第二外延材料的交替层。在一些实施例中，对于一个n‑型或p‑型晶体管，可以去除第一外延材料或第二外延材料。可以去除第一外延材料和第二外延材料的最下的层，并且可以使第一外延材料或第二外延材料的侧壁缩进或凹进。本发明的实施例还涉及应变纳米线CMOS器件和形成方法。

公开(公告)号：CN106486547A

公开(公告)日：2017-03-08

申请号：CN201510860860.7

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  叶致锴 ,  江宏礼 ,  陈宏铭 ,  杨育佳

IPC: H01L29/78 ,  H01L21/336 ,  H01L23/31 ,  H01L21/56

Abstract: 本公开实施例提供一种半导体装置结构，包括：鳍结构，设于半导体基板上，其中鳍结构包括第一表面以及第二表面，其中第一表面相对于第二表面倾斜；及钝化层，覆盖鳍结构的第一表面及第二表面，其中覆盖第一表面的钝化层的第一部分的厚度大抵与覆盖第二表面的钝化层的第二部分的厚度相同。本公开实施例亦提供此半导体装置结构的制造方法。

公开(公告)号：CN106252386A

公开(公告)日：2016-12-21

申请号：CN201510812685.4

申请日：2015-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  叶致锴 ,  李宗霖

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明描述了finFET结构和形成finFET结构的方法。根据一些实施例，一种结构包括沟道区、第一源极/漏极区、第二源极/漏极区、介电层和栅电极。沟道区包括位于衬底之上的半导体层。每个半导体层均与相邻的半导体层分隔开，并且每个半导体层均具有第一侧壁和第二侧壁。第一侧壁和第二侧壁分别沿着垂直于衬底延伸的第一平面和第二平面对准。第一源极/漏极区和第二源极/漏极区设置在沟道区的相对两侧上。半导体层从第一源极/漏极区延伸至第二源极/漏极区。介电层接触半导体层的第一侧壁和第二侧壁，并且介电层延伸至第一平面和第二平面之间的区域内。栅电极位于介电层上方。