基于可变斜坡实现HDR的复合介质栅双晶体管读出方法

    公开(公告)号:CN119183031A

    公开(公告)日:2024-12-24

    申请号:CN202411372944.1

    申请日:2024-09-29

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于可变斜坡实现HDR的复合介质栅双晶体管读出方法,属于集成电路领域。通过对复合介质栅双晶体管光敏探测器栅极添加一个特定的非线性斜坡电压(该斜坡电压在前段斜率小,中间段斜率大,后段斜率又减小),拉长了低亮度和高亮度区间的像素点的比较器翻转时间,即拉大了这两个区间的灰度值范围,但不拉大处于中间灰度值的像素,从而在电路端达到HDR的成像效果,避免了在算法端进行处理导致的大功耗和高复杂度的问题,本申请方案无需经过多次曝光成像和额外的算法处理,实现方法简单。

    一种用于实现神经网络激活函数的硬件装置及方法

    公开(公告)号:CN119089957A

    公开(公告)日:2024-12-06

    申请号:CN202411310737.3

    申请日:2024-09-20

    Applicant: 南京大学

    Abstract: 本发明公开了一种用于实现神经网络激活函数的硬件装置及方法。该装置包括输入缓存模块、数据配置模块和数据映射模块,输入缓存模块和数据映射模块相连,数据配置模块与数据映射模块相连;输入缓存模块,用于接收神经网络层的输入数据,对输入数据进行分组存储,并将输入数据有效信号转化为映射使能信号;数据配置模块,用于存储激活函数的一系列映射值;数据映射模块,用于进行数据映射,并将映射后的数据输出到神经网络的下一层。本发明可以支持多样化的神经网络激活函数,相较于传统方案,本发明能够实现更高的灵活性,同时降低计算资源和功耗。

    一种用于多核通讯的电路及方法
    53.
    发明公开

    公开(公告)号:CN119025467A

    公开(公告)日:2024-11-26

    申请号:CN202411069936.X

    申请日:2024-08-06

    Applicant: 南京大学

    Abstract: 本发明公开了一种用于多核通讯的电路及方法。其电路作为核间通讯模块部署在各个核上,用于在不同核之间以数据包的形式传递信息;该电路包括接收单元、发送单元以及全局寄存器;接收单元,用于接收来自核外的数据,并对该数据进行解析和处理,然后传输给核内;发送单元,用于接收来自核内的数据,并将核内数据进行解析和处理,然后传输至核外;全局寄存器,用于记录当前的工作模式与工作状态并分别连接所述接收单元与发送单元。本发明的电路具有配置灵活性强,结构简单,可扩展性强的优点,采用中断触发程序的方式,可配置性更强,可以应对各种复杂的数据传输需求。

    基于复合介质栅PN结的全局快门光敏探测器及工作方法

    公开(公告)号:CN113990890B

    公开(公告)日:2024-04-09

    申请号:CN202111240585.0

    申请日:2021-10-25

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于复合介质栅PN结的全局快门光敏探测器。其单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容、复合介质栅晶体管和全局快门结构,其中,复合介质栅晶体管包括源漏区、底层绝缘介质层、浮栅、顶层绝缘介质层和控制栅极;复合介质栅MOS电容在衬底上依次设有底层绝缘介质层、浮栅、顶层绝缘介质层和控制栅极;复合介质栅MOS电容的两侧设有全局快门结构,全局快门结构包括P或P+型掺杂隔离区和N+型掺杂区,通过控制N+型掺杂区上的电压实现MOS电容感光时光电子收集的开启与关闭。本发明能在不额外占用探测器单元空间的情况下,实现探测器的全局曝光功能,并能避免现有浅槽隔离界面处暗电流噪声的影响。

    存储单元、存储的方法、存储阵列、存储器及其制备方法

    公开(公告)号:CN115719600B

    公开(公告)日:2023-08-11

    申请号:CN202211442822.6

    申请日:2022-11-16

    Applicant: 南京大学

    Abstract: 本公开提供了一种存储单元、存储的方法、存储阵列、存储器及其制备方法。所述方法采用至少一个三维动态随机存储单元,在选定的用于存储信息的栅极层上施加适当的电压,使栅极层控制的电荷耦合层进行信息的动态随机存储,并且使第一和第二掺杂类型材料层配合对涉及的信息进行写入和复位;在选定的用于读出的栅极层上施加适当的电压,使栅极层控制的信号读取层的导通能力改变,使第三和第四掺杂类型分别作为信号读取层的源和漏,读出与信息有关的电压或电流;对多个栅极层上所存储的信息进行垂直方向上逐层或水平方向上逐区堆叠的方式进行信息存储。根据本公开提供的方法可以实现写入通路与读取通路的分离,具有高存储密度、高速且低功耗等特点。

    基于复合介质栅横向耗尽的光敏探测器及其方法

    公开(公告)号:CN111540758B

    公开(公告)日:2023-06-06

    申请号:CN202010384628.1

    申请日:2020-05-09

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于复合介质栅横向耗尽的光敏探测器及其方法。其探测器的单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容和复合介质栅晶体管,复合介质栅晶体管包括源漏区、第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅极;复合介质栅MOS电容在衬底上依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅极,第一浮栅与第二浮栅相连;复合介质栅MOS电容的衬底中设有N或N‑型感光区域;感光区域的四周设有P或P+型隔离区,用于将复合介质栅晶体管与复合介质栅MOS电容分隔开。本发明能够提高探测器的量子效率、扩大光响应的波长范围和减小表面能级产生复合导致的噪声。

    具有增加的有效晶体管沟道宽度的复合介质栅光敏探测器

    公开(公告)号:CN116072692A

    公开(公告)日:2023-05-05

    申请号:CN202310130063.8

    申请日:2023-02-17

    Applicant: 南京大学

    Abstract: 本发明公开了一种具有增加的有效晶体管沟道宽度的复合介质栅光敏探测器。该探测器包括形成在同一P型半导体衬底上方的复合介质栅MOS电容和复合介质栅MOSFET部分,二者均包括复合介质栅结构,并通过衬底中设置的浅沟槽隔离区实现功能分离;复合介质栅结构自下而上包括底层介质层、浮栅、顶层介质层和控制栅;复合介质栅MOSFET部分的浮栅为非平面结构。本发明通过改变光敏探测器中的复合介质栅MOSFET结构,有效提高了晶体管的沟道宽度,进而降低了光敏探测器的时域噪声,解决了当前由于光敏探测器尺寸减小所带来的噪声增加的问题。

    基于复合介质栅电容的电压式全局快门光敏探测器及方法

    公开(公告)号:CN115692443A

    公开(公告)日:2023-02-03

    申请号:CN202211271678.4

    申请日:2022-10-18

    Applicant: 南京大学

    Abstract: 本发明提供了一种基于复合介质栅电容的电压式全局快门光敏探测器及方法。该探测器的单元中,全局快门结构设置在复合介质栅MOS电容和读取晶体管之间,具体包括开关晶体管和开关电容,开关晶体管的结构包括底层绝缘介质层、控制栅极和源漏极,开关晶体管的源极与复合介质栅MOS电容相连,开关晶体管漏极对地串联接上开关电容,电荷信号从复合介质栅MOS电容耦合到开关电容上,从而将电荷信号转化为电压信号;读取晶体管的控制栅与开关晶体管的源极相连;电压信号从读取晶体管的控制栅端输入,由读取晶体管的漏极读出。本发明能在传统的光敏探测器基础上实现全局曝光功能,并且可以有效解决感光界面处的由暗电流导致的模拟域噪声。

    一种可实现高精度光输入的光电计算装置及校准方法

    公开(公告)号:CN112230709A

    公开(公告)日:2021-01-15

    申请号:CN202011112962.8

    申请日:2020-10-16

    Applicant: 南京大学

    Abstract: 本发明公开了一种可实现高精度光输入的光电计算装置及校准方法。其装置包括发光阵列、光电计算阵列和光学调制机构,发光阵列由多个发光单元周期性排列组成,光电计算阵列由多个光电计算单元周期性排列组成,光学调制机构用于对发光单元发出的光子进行调制;光电计算装置还包括辅助对准机构,辅助对准机构使得发光单元发出的光子经过光学调制机构后能够入射在计算关系上与发光单元相对应的光电计算单元中;辅助对准机构包括至少一个可成像阵列,可成像阵列与发光阵列或光电计算阵列二者之一在整个装置的光路中相对于另一者具有对易性。本发明不仅可以提高光输入的精度,而且可以方便地进行现场校准或调焦。

    一种电流减法电路
    60.
    发明公开

    公开(公告)号:CN111969983A

    公开(公告)日:2020-11-20

    申请号:CN202010697791.3

    申请日:2020-07-20

    Applicant: 南京大学

    Abstract: 本发明公开了一种电流减法电路。该电路包括9个晶体管,其中,晶体管M1的漏端和晶体管M5的漏端分别连接输入电流信号I1、I2;晶体管M1的源端、晶体管M3的栅端和漏端分别与晶体管M4的栅端相连;晶体管M2的源端和晶体管M4的漏端相连;晶体管M5的源端、晶体管M7的栅端和漏端分别与晶体管M8的栅端相连;晶体管M6的源端和晶体管M8的漏端相连;晶体管M2的漏端、晶体管M6的漏端、晶体管M9的栅端分别和晶体管M9的源端相连。本发明具有面积小,功耗低,成本低,集成度高等优点,能够很好地抑制微纳米工艺下晶体管的沟道长度调制效应,从而提高电流减法电路的线性度和精确度。

Patent Agency Ranking