公开(公告)号：CN115268830A

公开(公告)日：2022-11-01

申请号：CN202210721233.5

申请日：2022-06-24

Applicant: 南京大学

Inventor： 王宇宣 ,  周自衡 ,  潘红兵

IPC: G06F7/24 ,  G06F9/30

Abstract: 本发明公开了一种用于长序列数据排序的电路及方法。该电路用于对N个数据在K进制下进行排序，且数据中的最大元素在K进制下包含m位；电路包括基数计数单元、首地址生成单元、数据分配单元和两个排序缓冲区，两个排序缓冲区分别作为源缓冲区与目标缓冲区，均可以读出给定地址中的数据，或将一个数据写入指定地址；基数计数单元、首地址生成单元和数据分配单元依次相连；两个排序缓冲区均分别与数据分配单元和基数计数单元相连。本发明的数据排序电路结构简单，可根据具体需求进行灵活调整，且本发明的数据排序方法具有线性阶时间复杂度，排序时间较短。

公开(公告)号：CN119025467A

公开(公告)日：2024-11-26

申请号：CN202411069936.X

申请日：2024-08-06

Applicant: 南京大学

Inventor： 王宇宣 ,  刘彦龙 ,  周自衡 ,  王悬济 ,  李张南 ,  王凯 ,  沈凡翔 ,  潘红兵

IPC: G06F15/163 ,  G06F9/30 ,  G06F12/10

Abstract: 本发明公开了一种用于多核通讯的电路及方法。其电路作为核间通讯模块部署在各个核上，用于在不同核之间以数据包的形式传递信息；该电路包括接收单元、发送单元以及全局寄存器；接收单元，用于接收来自核外的数据，并对该数据进行解析和处理，然后传输给核内；发送单元，用于接收来自核内的数据，并将核内数据进行解析和处理，然后传输至核外；全局寄存器，用于记录当前的工作模式与工作状态并分别连接所述接收单元与发送单元。本发明的电路具有配置灵活性强，结构简单，可扩展性强的优点，采用中断触发程序的方式，可配置性更强，可以应对各种复杂的数据传输需求。