公开(公告)号：CN116107641A

公开(公告)日：2023-05-12

申请号：CN202310181347.X

申请日：2023-02-27

Applicant: 北京智芯微电子科技有限公司 ,  国网江苏省电力有限公司信息通信分公司 ,  国家电网有限公司

Inventor： 周佳慧 ,  李德建 ,  刘亮 ,  李伟立 ,  张茜歌 ,  江凇

IPC: G06F9/38

Abstract: 本发明公开了一种指令存储系统、方法、装置、计算机设备及可读存储介质，所述指令存储系统包括暂存模块，用于在回填处理模块获得指令缓存模块的访问权限的情况下，存储所述回填处理模块发送的指令数据，以向所述取指流水线提供目标指令。由此通过增加暂存模块，用于暂存回填处理模块回填至指令缓存模块中的数据，并为取指流水线提供需要的数据，在不引起流水线停顿的前提下有效提高回填处理模块回填的速度。

公开(公告)号：CN115470899B

公开(公告)日：2023-02-21

申请号：CN202211420171.0

申请日：2022-11-15

Applicant: 北京智芯微电子科技有限公司

Inventor： 李德建 ,  刘亮 ,  种挺 ,  任增民 ,  马俊 ,  张茜歌

IPC: G06N3/063 ,  G06N3/0464

Abstract: 本公开涉及计算机处理技术领域，具体涉及一种电力设备处理加速方法、装置、设备、芯片及介质，所述电力设备处理加速方法包括：根据所述智能芯片中神经网络的硬件结构、神经网络中神经元的关键性和所述神经网络处理的数据的数据类型特性，确定所述神经网络中各层的脆弱因子；根据所述神经网络中各层的权重，确定所述神经网络中各层的第一调节因子；根据所述神经网络中各层的脆弱因子和第一调节因子，确定所述神经网络中各层的量化位数；根据确定的所述量化位数对所述神经网络进行量化，以使包括具有所述神经网络的智能芯片的电力设备在实现处理加速的同时提高可靠性。

公开(公告)号：CN119511153A

公开(公告)日：2025-02-25

申请号：CN202411438991.1

申请日：2024-10-15

Applicant: 北京智芯微电子科技有限公司 ,  国网山西省电力公司电力科学研究院

Inventor： 许可敬 ,  董长征 ,  李德建 ,  甘杰 ,  关媛 ,  武超 ,  张茜歌 ,  张娜

IPC: G01R31/66 ,  G01R31/40

Abstract: 本发明涉及版图设计技术领域，公开一种电源连接的检查方法与检查系统，所述方法包括：从芯片版图中提取PG网表，其中芯片版图包括时钟网络上的多个驱动单元，多个驱动单元分别分布在多个电压域中，每个电压域被设置有独立的供电网络，以及PG网表包括电压域与供电网络之间的对应关系；根据电压域与供电网络之间的参考对应关系，对PG网表进行检查；以及在PG网表与参考对应关系不匹配的情况下，提供错误提示信息，错误提示信息包括不匹配单元所在的当前电压域和参考电压域。本发明采用单独的电压域对相应的驱动单元进行供电以隔离彼此噪声的影响，并针对多个电压域内的电源连接进行定位检查，以能快速查找连接相关的错误并准确定位错误所在之处。

公开(公告)号：CN119292673A

公开(公告)日：2025-01-10

申请号：CN202411229524.8

申请日：2024-09-03

Applicant: 北京智芯微电子科技有限公司 ,  国网宁夏电力有限公司营销服务中心(国网宁夏电力有限公司计量中心)

Inventor： 赵东艳 ,  周佳慧 ,  刘亮 ,  张茜歌 ,  甘杰 ,  孙玉峰 ,  关媛 ,  丁海丽

IPC: G06F9/38 ,  G06F21/50 ,  G06F21/62

Abstract: 本发明公开了一种分支预测攻击的防范方法、装置、芯片和介质，所述方法包括：确定目标分支指令所属程序的程序类别；若程序类别为安全受信程序，则确定分支预测器的配置情况；根据分支预测器的配置情况确定存在第一预设分支预测器和第二预设分支预测器时，利用第二预设分支预测器对目标分支指令进行预测；根据分支预测器的配置情况确定存在第一预设分支预测器时，确定第一预设分支预测器预测目标分支指令的使能状态，并根据使能状态，对目标分支指令进行处理；其中，第一预设分支预测器用于对非安全受信程序的分支指令进行预测。采用该方法能够在硬件和软件上降低分支预测的风险，保证了分支预测的安全性，降低了敏感信息泄露的概率。

公开(公告)号：CN118036098B

公开(公告)日：2024-07-09

申请号：CN202410433021.6

申请日：2024-04-11

Applicant: 北京智芯微电子科技有限公司 ,  清华大学

Inventor： 李德建 ,  李翔宇 ,  刘亮 ,  赵颖渊 ,  张茜歌 ,  吴行军 ,  孙玉峰 ,  翟然

IPC: G06F21/78 ,  G06F21/60

Abstract: 本发明提供一种缓冲存储器、芯片、缓存访问控制方法、装置和设备，属于电子技术领域。缓冲存储器包括：第一开关元件及分别与第一开关元件电连接的第一存储阵列和第二存储阵列；第一存储阵列在第一开关元件传输的访问请求携带的访问安全标签表征访问请求属于不可信域的情况下基于访问请求进行缓存访问；第二存储阵列在第一开关元件传输的访问请求携带的访问安全标签表征访问请求属于可信域的情况下基于访问请求进行缓存访问。本发明通过第一存储阵列和第二存储阵列，给可信域和不可信域提供两个单独的物理分离的访问通路，避免软件安全漏洞造成的泄漏。通过基于访问安全标签的硬件级防护策略，节省大量的软件开销，同时提高缓冲存储器的安全性。

公开(公告)号：CN116522967A

公开(公告)日：2023-08-01

申请号：CN202310316246.9

申请日：2023-03-28

Applicant: 北京智芯微电子科技有限公司 ,  北京航空航天大学

Inventor： 刘亮 ,  莫柯凡 ,  张喆 ,  潘彪 ,  孙玉峰 ,  周佳慧 ,  张茜歌 ,  李雷

IPC: G06G7/16 ,  G06G7/14

Abstract: 本发明涉及芯片技术领域，公开一种乘法器与芯片。所述乘法器包括：存储阵列，用于存储权重矩阵；输入模块，用于按多个周期依次输入一向量中的每个元素中的多个数据块；编码器，用于对每个周期输入的每个数据块进行编码，以获得每个元素在每个周期内的编码数据；部分积生成模块，用于将编码数据与权重矩阵相乘，以得到每个周期内的多组部分积；加法模块，用于将每个周期内的每组部分积相加，以得到每个周期内的每组部分积的总和；以及累加器，用于将每组部分积的总和进行移位相加，由此实现了数字存算一体电路，消除存储器与处理器之间的数据搬移，极大地提高能效与算力。

公开(公告)号：CN115794477B

公开(公告)日：2023-05-23

申请号：CN202310054470.5

申请日：2023-02-03

Applicant: 北京智芯微电子科技有限公司 ,  北京大学

Inventor： 刘亮 ,  刘先华 ,  张茜歌 ,  赵秀嘉 ,  李雷 ,  程旭 ,  孙玉峰 ,  周永忠

IPC: G06F11/07 ,  G06F9/48

Abstract: 本发明公开了一种程序的时间约束方法、装置、芯片、电子设备及存储介质。程序包括目标代码块、设于目标代码块的开始位置的第一时间约束指令和设于目标代码块的结束位置的时间检测指令，方法包括：执行第一时间约束指令，得到目标代码块的最大允许执行时长；执行目标代码块；执行时间检测指令，以在基于最大允许执行时长确定目标代码块执行超时时，进行超时异常提醒。由此，能够及时进行目标代码块的超时提醒，更合理且高效地实现资源的调度，以保证不同关键级别的任务都能够满足时间约束，提升了时序控制的精确度。

公开(公告)号：CN115358175B

公开(公告)日：2023-03-24

申请号：CN202211270682.9

申请日：2022-10-18

Applicant: 北京智芯微电子科技有限公司 ,  天津大学

Inventor： 刘亮 ,  赵毅强 ,  张茜歌 ,  张启智 ,  李雷 ,  陈琦 ,  姜义初

IPC: G06F30/3308

Abstract: 本发明实施例提供一种电路形式化模型简化方法及系统，用于集成电路设计过程中的电路形式化模型简化，属于集成电路验证技术领域。所述方法包括：获取集成电路的设计信息，并基于所述设计信息进行形式化模型构建；基于所述形式化模型进行电路模型解构，获得多个电路子模块并组成子模块集；基于所述子模块集中各子模块之间的信号联动关系提取出所有存在交互影响的信号，作为交互关键信号；基于所述交互关键信号进行所有子模块重构，删除其中冗余状态，完成电路模型简化。本发明方案可以实现完全的自动化，不需要验证人员的手动操作，能够降低时间成本，提高验证精度。

公开(公告)号：CN115827349A

公开(公告)日：2023-03-21

申请号：CN202211468895.2

申请日：2022-11-22

Applicant: 北京智芯微电子科技有限公司 ,  武汉大学 ,  国网宁夏电力有限公司营销服务中心(国网宁夏电力有限公司计量中心) ,  国家电网有限公司

Inventor： 刘亮 ,  唐明 ,  张茜歌 ,  胡玄宇 ,  张尧 ,  李雷 ,  陈琦 ,  刘朋远 ,  丁海丽

IPC: G06F11/22 ,  G06F11/263 ,  G06F11/30

Abstract: 本说明书公开了一种CPU功耗测试设备、方法、系统、控制芯片及测试芯片。首先，通过利用控制芯片的第一片内总线、第一通用输入输出控制器、片间总线、测试芯片的第二片内总线建立控制用CPU和测试芯片的第二存储单元之间的连接，接着，利用控制用CPU从控制芯片的第一存储单元中读取测试程序，且控制用CPU可以通过第一通用输入输出控制器和所述片间总线将读取到的测试程序写入至测试芯片的第二存储单元，实现针对CPU的功耗测试所需的快速方便的测试平台的构建，提升了测试平台重复使用性和广泛适配性。

公开(公告)号：CN112131019A

公开(公告)日：2020-12-25

申请号：CN202010982495.8

申请日：2020-09-17

Applicant: 国网宁夏电力有限公司营销服务中心(国网宁夏电力有限公司计量中心) ,  北京智芯微电子科技有限公司

Inventor： 刘朋远 ,  田瑞 ,  刘亮 ,  张茜歌 ,  张洁 ,  樊博 ,  马智强 ,  严绍奎

IPC: G06F9/54

Abstract: 本发明提供了一种微内核操作系统进程间快速通信方法。该方法包括:将预定进程线性地址空间划分为若干子地址空间；若接收到通信请求，根据若干子地址空间的空闲地址空间分配出源地址和目标地址，源地址所对应的地址空间供发送进程存放将传输给接收进程的数据，发送进程为发出处理通信请求的进程；目标地址所对应的地址空间是分配给接收进程的空白缓冲区，接收进程为处理处理通信请求的进程；将源地址写入发送进程的发送段表，目标地址写入接收进程的接收段表；进程间通信时，将源地址与目标地址进行交换。本发明还提供了一种应用微内核操作系统进程间快速通信方法的计算机设备。