-
公开(公告)号：CN119623396A
公开(公告)日：2025-03-14
申请号：CN202411581455.7
申请日：2024-11-07
Applicant: 北京智芯微电子科技有限公司 , 国网山西省电力公司电力科学研究院
IPC: G06F30/392
Abstract: 本发明实施例提供一种版图生成方法、装置和电子设备，属于芯片技术领域。版图生成方法包括：获取芯片中待添加MIM电容的目标版图区域；根据所述目标版图区域中目标功能区域的类型，确定目标MIM电容添加方式；基于所述目标MIM电容添加方式对所述目标版图区域添加MIM电容，以生成新版图。本发明实施例通过设置不同的版图区域对应不同的MIM电容添加方式，使得MIM电容在整个芯片的面积取得最大化，提高芯片的MIM电容利用率，大大减小Finfet工艺中的芯片动态IR‑Drop，解决现有的Finfet工艺中动态IR‑Drop仍然较大，减小动态IR‑Drop的效果不理想的缺陷。
-
公开(公告)号：CN119473707A
公开(公告)日：2025-02-18
申请号：CN202411243693.7
申请日：2024-09-05
Applicant: 北京智芯微电子科技有限公司 , 西北工业大学
Abstract: 本申请公开了一种处理器的故障处理方法、芯片、故障处理装置、容错系统、电子设备及存储介质。故障处理方法包括：在由第一时段切换至第二时段的第一时刻，获取处理器在第一时段内对存储器执行的第一访问请求，处理器在第一时段内处于第一状态，处理器在第二时段内处于第二状态；确定第一访问请求执行读取请求和写入请求的先后顺序；在第一访问请求先执行读取请求后执行写入请求的情况下，读取第一数据，以使处理器再次执行第一访问请求的读取请求，第一数据为处理器第一时段内读取的数据。故障处理方法在确定处理器存在读后写访存冲突的风险较高的情况下，处理器可以读取第一数据，解决了在处理器出现的读后写访存冲突的技术问题。
-
公开(公告)号：CN117251266A
公开(公告)日：2023-12-19
申请号：CN202311206795.7
申请日：2023-09-18
Applicant: 北京智芯微电子科技有限公司 , 国网陕西省电力有限公司电力科学研究院 , 国家电网有限公司
Abstract: 本发明公开了一种中断事件的处理方法、装置、电子设备、介质以及芯片。中断事件的处理方法包括：响应于接收到针对第一中断事件的中断请求，将存储于基础寄存器中的第一中断上下文信息写入备份寄存器，其中，第一中断上下文信息用于表征在第一中断事件发生的情况下中央处理单元的现场信息；响应于确定将存储于基础寄存器中的第一中断上下文信息写入备份寄存器完成，处理第一中断事件；在处理第一中断事件的过程中，并行地将存储于备份寄存器中的第一中断上下文信息写入存储器。本发明缩短了中断响应时间，提高了中断事件的处理效率。
-
公开(公告)号：CN115543443A
公开(公告)日：2022-12-30
申请号：CN202211301981.4
申请日：2022-10-24
Applicant: 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司信息通信分公司 , 国家电网有限公司
Abstract: 本发明公开了一种向量指令执行方法、处理器、计算机设备及存储介质。通过向量指令锁定机制，向量指令被第二流水线接收后设置为锁定状态。向量指令标识随第一流水线流到写回级时解除向量指令的锁定状态；向量指令的顺序在第二流水线内部维护；第二流水线在向量指令的执行过程中，若处于锁定状态的所述向量指令没有被解锁，不能将执行结果写入向量寄存器，等待锁定解除后进行向量寄存器的写操作；从而确保向量指令的写回操作晚于向量指令前面的非向量指令的写回操作，从而在高效的执行向量扩展指令集V中的向量指令的同时，防止主流水线被陷阱事件打断而向量指令超前更新向量寄存器导致的程序一致性问题。
-
公开(公告)号：CN115470899A
公开(公告)日：2022-12-13
申请号：CN202211420171.0
申请日：2022-11-15
Applicant: 北京智芯微电子科技有限公司
Abstract: 本公开涉及计算机处理技术领域，具体涉及一种电力设备处理加速方法、装置、设备、芯片及介质，所述电力设备处理加速方法包括：根据所述智能芯片中神经网络的硬件结构、神经网络中神经元的关键性和所述神经网络处理的数据的数据类型特性，确定所述神经网络中各层的脆弱因子；根据所述神经网络中各层的权重，确定所述神经网络中各层的第一调节因子；根据所述神经网络中各层的脆弱因子和第一调节因子，确定所述神经网络中各层的量化位数；根据确定的所述量化位数对所述神经网络进行量化，以使包括具有所述神经网络的智能芯片的电力设备在实现处理加速的同时提高可靠性。
-
Patent Agency Ranking
公开(公告)号：CN114327367A
公开(公告)日：2022-04-12
申请号：CN202210217293.3
申请日：2022-03-07
Applicant: 北京智芯微电子科技有限公司 , 国家电网有限公司
Abstract: 本公开实施例公开了一种伪数据处理方法、装置、执行单元以及处理器。其中，伪数据处理方法包括：伪数据获取步骤，执行单元获取伪数据；伪数据操作步骤，在执行单元的状态为空闲状态的条件下，执行单元根据获取的伪数据，执行特定操作，得到伪输出数据，伪数据包括以下的至少一项：输入常数信息、第一随机数，从而用伪数据处理模拟有效操作，防止执行单元在空闲状态下的电流、电压、功耗发生变化，而被外部检测，遭受攻击。输入常数信息作为伪数据易于实现，第一随机数作为伪数据可以更真实的模拟有效操作。
-
公开(公告)号：CN113176983A
公开(公告)日：2021-07-27
申请号：CN202110720483.2
申请日：2021-06-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网宁夏电力有限公司营销服务中心(国网宁夏电力有限公司计量中心) , 国家电网有限公司
Abstract: 本发明涉及CPU技术领域，提供一种程序流监控方法及程序流监控系统、CPU、芯片。所述程序流监控方法包括：通过在程序中设置的监控点对所述程序的程序流的执行信息进行记录，确定所述程序流的执行轨迹；根据记录的所述程序流的执行信息确定所述程序流的预期执行时间；统计所述程序流的实际执行时间；根据所述程序流的实际执行时间与所述程序流的预期执行时间的对比结果确定所述程序流是否按照预期执行。本发明从时间和空间相结合的维度来判断程序流是否按照预期执行，提高程序流监控的准确性，可同时实现对程序流的执行时间和执行轨迹进行监控，增强程序流执行的可靠性。
-
公开(公告)号：CN112149138B
公开(公告)日：2021-02-19
申请号：CN202011327250.8
申请日：2020-11-24
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 武汉大学 , 国网信息通信产业集团有限公司
Abstract: 本发明涉及信息安全技术领域，提供一种密码算法程序漏洞检测方法及系统、存储介质。所述方法包括：对密码算法程序的汇编文件和配置文件进行解析；根据解析后的汇编文件和配置文件构造程序对象；根据指令分类信息执行所述程序对象的对应指令，在执行首个指令的过程中建立安全类型系统的初始分配集，在执行所述程序对象的对应指令的过程中监测每一指令的执行情况，在所有指令执行完毕后比较所述安全类型系统的最终分配集与指定分配集的偏序关系，以确定所述密码算法程序是否存在信息泄露。本发明漏洞检出的准确率高，实施性强，扩展性好，适用于在指令集架构上运行的不同类型的密码算法程序。
-
公开(公告)号：CN111708707A
公开(公告)日：2020-09-25
申请号：CN202010573848.9
申请日：2020-06-22
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网宁夏电力有限公司营销服务中心(国网宁夏电力有限公司计量中心) , 国家电网有限公司
Abstract: 本发明提供一种嵌入式微处理器的调试方法及嵌入式微处理器，属于微处理器领域。所述方法包括：确定外部调试访问是否具有访问微处理器内某一区域的权限；在确定所述外部调试访问具有访问所述某一区域的权限的情况下，执行所述外部调试访问的调试请求。本发明通过对外部调试访问的区域以及权限进行管理，在调试过程中对访问区域和读写权限进行控制，有效提高硬件调试过程中微处理器内数据和系统的安全性。
-
公开(公告)号：CN110008154B
公开(公告)日：2020-08-21
申请号：CN201910304546.9
申请日：2019-04-16
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网宁夏电力有限公司电力科学研究院
Abstract: 本发明公开了一种提高处理器与访存总线时序的方法及内存属性预测器，该方法包括：将处理器中设置内存属性预测器，内存属性预测器包括多个存储内存属性的寄存器单元，每个寄存器单元的地址是内存空间的地址范围按照内存属性类别进行分类后的每一类别中的所有地址的tag位段；当处理器接收到访问指令后对内存属性进行预测，该预测过程包括：内存属性预测器根据所述访问指令中的访问地址找到该访问地址的tag位段从而找到其对应的区域，将该区域中的寄存器单元的内存属性作为预测的内存属性；处理器将该预测的内存属性输出。该提高处理器与访存总线时序的方法及内存属性预测器能够提高CPU与外围总线或设备的接口时序，从而提高MCU的性能。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.043 seconds)
