-
公开(公告)号：CN110008154B
公开(公告)日：2020-08-21
申请号：CN201910304546.9
申请日：2019-04-16
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网宁夏电力有限公司电力科学研究院
Abstract: 本发明公开了一种提高处理器与访存总线时序的方法及内存属性预测器，该方法包括：将处理器中设置内存属性预测器，内存属性预测器包括多个存储内存属性的寄存器单元，每个寄存器单元的地址是内存空间的地址范围按照内存属性类别进行分类后的每一类别中的所有地址的tag位段；当处理器接收到访问指令后对内存属性进行预测，该预测过程包括：内存属性预测器根据所述访问指令中的访问地址找到该访问地址的tag位段从而找到其对应的区域，将该区域中的寄存器单元的内存属性作为预测的内存属性；处理器将该预测的内存属性输出。该提高处理器与访存总线时序的方法及内存属性预测器能够提高CPU与外围总线或设备的接口时序，从而提高MCU的性能。
-
公开(公告)号：CN110083551A
公开(公告)日：2019-08-02
申请号：CN201910344205.4
申请日：2019-04-26
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网宁夏电力有限公司电力科学研究院
IPC: G06F12/14
Abstract: 本发明公开了一种安全紧耦合存储器及其访问方法和存储介质，所述安全紧耦合存储器与处理器相连接，所述安全紧耦合存储器中预设有多个不同安全级别的存储区，每个存储区用于存储与该存储区安全级别对应的数据，所述访问方法包括：接收访问操作信息，其中所述访问操作信息包括：存储区中的数据地址以及该访问操作信息的安全属性标识，根据所述访问操作信息的安全属性标识以及所述数据地址判断所述访问操作信息是否具有访问所述数据地址的权限；若具有访问所述数据地址的权限，则对与所述数据地址对应的存储区进行访问操作。本发明提供的安全紧耦合存储器及其访问方法和存储介质满足了安全可信处理器架构中对存储程序和数据安全性的要求。
-
公开(公告)号：CN110008154A
公开(公告)日：2019-07-12
申请号：CN201910304546.9
申请日：2019-04-16
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网宁夏电力有限公司电力科学研究院
Abstract: 本发明公开了一种提高处理器与访存总线时序的方法及内存属性预测器，该方法包括：将处理器中设置内存属性预测器，内存属性预测器包括多个存储内存属性的寄存器单元，每个寄存器单元的地址是内存空间的地址范围按照内存属性类别进行分类后的每一类别中的所有地址的tag位段；当处理器接收到访问指令后对内存属性进行预测，该预测过程包括：内存属性预测器根据所述访问指令中的访问地址找到该访问地址的tag位段从而找到其对应的区域，将该区域中的寄存器单元的内存属性作为预测的内存属性；处理器将该预测的内存属性输出。该提高处理器与访存总线时序的方法及内存属性预测器能够提高CPU与外围总线或设备的接口时序，从而提高MCU的性能。
-
公开(公告)号：CN110018811B
公开(公告)日：2021-06-15
申请号：CN201910299651.8
申请日：2019-04-15
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网宁夏电力有限公司电力科学研究院
IPC: G06F7/58 , G06F12/0806 , G06F12/0877 , G06F12/0897
Abstract: 本发明公开了一种Cache数据处理方法以及Cache，该缓存数据处理方法包括：Cache接收所述CPU发送的所述Main memory的地址信息，其中，所述Main memory的地址包括Main memory Tag字段、Cache set index字段；所述Cache根据所述Main memory Tag字段查找Lookup table从而获取映射偏移值；所述Cache将该映射偏移值和所述Cache set index字段的值进行相加从而得到所述Cache的line地址；所述Cache读取所述line地址中所存储的Cache memory Tag，并将所述Main memory Tag字段与所述Cache memory Tag进行比较，若两者一致，则所述Cache向所述CPU输出在该line地址中所存储的数据。该Cache数据处理方法以及Cache可以有效避免基于Cache访问时间的侧信道攻击，而且硬件实现简单、对CPU运行效率不会有太大影响。
-
公开(公告)号：CN110018811A
公开(公告)日：2019-07-16
申请号：CN201910299651.8
申请日：2019-04-15
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网宁夏电力有限公司电力科学研究院
IPC: G06F7/58 , G06F12/0806 , G06F12/0877 , G06F12/0897
Abstract: 本发明公开了一种Cache数据处理方法以及Cache，该缓存数据处理方法包括：Cache接收所述CPU发送的所述Main memory的地址信息，其中，所述Main memory的地址包括Main memory Tag字段、Cache set index字段；所述Cache根据所述Main memory Tag字段查找Lookup table从而获取映射偏移值；所述Cache将该映射偏移值和所述Cache set index字段的值进行相加从而得到所述Cache的line地址；所述Cache读取所述line地址中所存储的Cache memory Tag，并将所述Main memory Tag字段与所述Cache memory Tag进行比较，若两者一致，则所述Cache向所述CPU输出在该line地址中所存储的数据。该Cache数据处理方法以及Cache可以有效避免基于Cache访问时间的侧信道攻击，而且硬件实现简单、对CPU运行效率不会有太大影响。
-
Patent Agency Ranking
公开(公告)号：CN113986348A
公开(公告)日：2022-01-28
申请号：CN202111080668.8
申请日：2021-09-15
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网宁夏电力有限公司营销服务中心(国网宁夏电力有限公司计量中心) , 国家电网有限公司
IPC: G06F9/30
Abstract: 本发明公开了一种数据压栈方法、装置、芯片及存储介质。其中，数据压栈方法包括：在压栈动作发生时，若存在未完成更新的上下文数据，则跳过未完成更新的上下文数据，并在其它上下文数据全部或部分压栈完成后再压栈未完成更新的上下文数据；若未存在未完成更新的上下文数据，则按序压栈所有上下文数据。由此，在存在未完成更新的上下文数据时，能够使得数据压栈和数据更新并行，减小或消除等待数据更新的时间，从而提高中断响应的实时性。
-
公开(公告)号：CN113505016A
公开(公告)日：2021-10-15
申请号：CN202110771728.4
申请日：2021-07-08
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江西省电力有限公司 , 国家电网有限公司
Abstract: 本发明涉及芯片技术领域，提供一种总线传输故障检测方法、总线系统及芯片。所述总线传输故障检测方法包括：对接收到的地址信号和数据信号中的校验值进行验证；根据校验值验证结果确定地址信号和数据信号的传输故障，所述地址信号和所述数据信号通过基于AHB‑Lite协议的总线传输；对AHB‑Lite协议定义的控制信号进行传输校验，根据传输校验结果确定控制信号的传输故障。本发明的方案能够保证AHB‑Lite总线传输的正确性。
-
公开(公告)号：CN113176983B
公开(公告)日：2021-09-28
申请号：CN202110720483.2
申请日：2021-06-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网宁夏电力有限公司营销服务中心(国网宁夏电力有限公司计量中心) , 国家电网有限公司
Abstract: 本发明涉及CPU技术领域，提供一种程序流监控方法及程序流监控系统、CPU、芯片。所述程序流监控方法包括：通过在程序中设置的监控点对所述程序的程序流的执行信息进行记录，确定所述程序流的执行轨迹；根据记录的所述程序流的执行信息确定所述程序流的预期执行时间；统计所述程序流的实际执行时间；根据所述程序流的实际执行时间与所述程序流的预期执行时间的对比结果确定所述程序流是否按照预期执行。本发明从时间和空间相结合的维度来判断程序流是否按照预期执行，提高程序流监控的准确性，可同时实现对程序流的执行时间和执行轨迹进行监控，增强程序流执行的可靠性。
-
公开(公告)号：CN113254083A
公开(公告)日：2021-08-13
申请号：CN202110717773.1
申请日：2021-06-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网宁夏电力有限公司营销服务中心(国网宁夏电力有限公司计量中心) , 国家电网有限公司
IPC: G06F9/38
Abstract: 本发明涉及处理器领域，提供一种指令处理方法、指令处理系统及处理器、芯片。所述指令处理方法包括：取指级取回指令并缓存；译码级读取取指级缓存的指令并对读取的指令进行译码处理，判断译码后的指令中是否存在IT指令，在确定存在IT指令时对所述IT指令的后续相关联的IT区块指令进行处理；执行级执行译码后的指令，将当前执行结果状态信息反馈到所述译码级。本发明在一时钟周期可以读取多条指令，至少节约一个时钟周期，提高流水线执行效率，从而提高处理器的效率。
-
公开(公告)号：CN108959980B
公开(公告)日：2020-10-27
申请号：CN201810826635.5
申请日：2018-07-25
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网辽宁省电力有限公司电力科学研究院
IPC: G06F21/75
Abstract: 本发明公开了一种安全芯片的公钥防护方法及公钥防护系统。该公钥防护方法包括以下内容：在公钥运算启动前，计算并存储所述安全芯片的配置寄存器中的所有初值的校验值；在公钥运算启动后，实时对所述安全芯片的配置寄存器中的值进行校验，若校验失败，则终止运算并报错。所述安全芯片的公钥防护方法，能够在不增加公钥算法的运算时间的前提下，实时对公钥算法模块的整个流程进行故障攻击的检测。
-
-
-
-
-
-
-
-
-
Search Results
261
records
(took 0.811 seconds)
