-
公开(公告)号:CN115470899B
公开(公告)日:2023-02-21
申请号:CN202211420171.0
申请日:2022-11-15
Applicant: 北京智芯微电子科技有限公司
IPC: G06N3/063 , G06N3/0464
Abstract: 本公开涉及计算机处理技术领域,具体涉及一种电力设备处理加速方法、装置、设备、芯片及介质,所述电力设备处理加速方法包括:根据所述智能芯片中神经网络的硬件结构、神经网络中神经元的关键性和所述神经网络处理的数据的数据类型特性,确定所述神经网络中各层的脆弱因子;根据所述神经网络中各层的权重,确定所述神经网络中各层的第一调节因子;根据所述神经网络中各层的脆弱因子和第一调节因子,确定所述神经网络中各层的量化位数;根据确定的所述量化位数对所述神经网络进行量化,以使包括具有所述神经网络的智能芯片的电力设备在实现处理加速的同时提高可靠性。
-
公开(公告)号:CN115470899A
公开(公告)日:2022-12-13
申请号:CN202211420171.0
申请日:2022-11-15
Applicant: 北京智芯微电子科技有限公司
Abstract: 本公开涉及计算机处理技术领域,具体涉及一种电力设备处理加速方法、装置、设备、芯片及介质,所述电力设备处理加速方法包括:根据所述智能芯片中神经网络的硬件结构、神经网络中神经元的关键性和所述神经网络处理的数据的数据类型特性,确定所述神经网络中各层的脆弱因子;根据所述神经网络中各层的权重,确定所述神经网络中各层的第一调节因子;根据所述神经网络中各层的脆弱因子和第一调节因子,确定所述神经网络中各层的量化位数;根据确定的所述量化位数对所述神经网络进行量化,以使包括具有所述神经网络的智能芯片的电力设备在实现处理加速的同时提高可靠性。
-
公开(公告)号:CN115374936A
公开(公告)日:2022-11-22
申请号:CN202211250546.3
申请日:2022-10-13
Applicant: 北京智芯微电子科技有限公司
IPC: G06N3/08 , G06V10/774 , G06V10/82
Abstract: 本公开涉及神经网络压缩技术领域,具体涉及一种神经网络模型裁剪方法、装置、设备及介质,所述神经网络模型裁剪方法,包括:通过强化学习,获取待裁剪神经网络模型的环境状态信息;根据所述环境状态信息,获取所述待裁剪神经网络模型中每一层的目标剪裁率;根据所述目标裁剪率和回报函数,得到目标奖励值;响应于所述目标奖励值大于或等于预设阈值,根据所述目标裁剪率裁剪所述待裁剪神经网络模型;根据所述目标神经网络模型对目标图像进行图像处理。该方法不仅减少了神经网络模型的计算量,而且降低了裁剪后的神经网络模型运行时可能出现的错误对整个系统的影响,从而确保了裁剪后的神经网络模型的可靠性和能耗满足需求。
-
公开(公告)号:CN113176983A
公开(公告)日:2021-07-27
申请号:CN202110720483.2
申请日:2021-06-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网宁夏电力有限公司营销服务中心(国网宁夏电力有限公司计量中心) , 国家电网有限公司
Abstract: 本发明涉及CPU技术领域,提供一种程序流监控方法及程序流监控系统、CPU、芯片。所述程序流监控方法包括:通过在程序中设置的监控点对所述程序的程序流的执行信息进行记录,确定所述程序流的执行轨迹;根据记录的所述程序流的执行信息确定所述程序流的预期执行时间;统计所述程序流的实际执行时间;根据所述程序流的实际执行时间与所述程序流的预期执行时间的对比结果确定所述程序流是否按照预期执行。本发明从时间和空间相结合的维度来判断程序流是否按照预期执行,提高程序流监控的准确性,可同时实现对程序流的执行时间和执行轨迹进行监控,增强程序流执行的可靠性。
-
公开(公告)号:CN115858132A
公开(公告)日:2023-03-28
申请号:CN202310176816.9
申请日:2023-02-28
Applicant: 北京智芯微电子科技有限公司 , 北京大学
Abstract: 本发明公开了一种线程调度方法、装置、芯片、电子设备及存储介质。方法包括:从第一状态寄存器中确定下一周期对应的线程槽,第一状态寄存器包括多个线程槽,多个线程槽用于按照预设线程调度顺序存储多个线程的线程信息;基于下一周期对应的线程槽存储的线程信息确定下一周期待调度的线程;若下一周期待调度的线程为硬实时线程且硬实时线程为活跃状态,则在下一周期调度硬实时线程;若下一周期待调度的线程为硬实时线程且硬实时线程为休眠状态,或下一周期待调度的线程为软实时线程,则根据上一次调度的软实时线程确定下一周期的软实时线程,并在下一周期调度软实时线程。由此,使得不同级别的线程都能够满足时间约束,并且能够提高系统的吞吐率。
-
公开(公告)号:CN113176983B
公开(公告)日:2021-09-28
申请号:CN202110720483.2
申请日:2021-06-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网宁夏电力有限公司营销服务中心(国网宁夏电力有限公司计量中心) , 国家电网有限公司
Abstract: 本发明涉及CPU技术领域,提供一种程序流监控方法及程序流监控系统、CPU、芯片。所述程序流监控方法包括:通过在程序中设置的监控点对所述程序的程序流的执行信息进行记录,确定所述程序流的执行轨迹;根据记录的所述程序流的执行信息确定所述程序流的预期执行时间;统计所述程序流的实际执行时间;根据所述程序流的实际执行时间与所述程序流的预期执行时间的对比结果确定所述程序流是否按照预期执行。本发明从时间和空间相结合的维度来判断程序流是否按照预期执行,提高程序流监控的准确性,可同时实现对程序流的执行时间和执行轨迹进行监控,增强程序流执行的可靠性。
-
公开(公告)号:CN112000584B
公开(公告)日:2021-01-29
申请号:CN202011160052.7
申请日:2020-10-27
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G06F11/36
Abstract: 本发明涉及程序调试技术领域,提供一种基于IDE调试框架的用于CPU程序的调试方法、调试系统以及存储介质。所述调试方法包括:根据CPU程序的调试状态创建与所述调试状态相对应的启动程序;判断所述启动程序的类型,根据所述启动程序的类型确定是否创建调试程序。本发明基于IDE调试框架改进用于CPU程序的调试方法,对调试的启动程序进行分类,根据启动程序的类型确定是否创建调试程序。在CPU程序处于调试状态时,在用户错误操作或多次点击Debug按钮情况下能够对已创建的调试程序进行保护,使IDE开发环境容错性更好,保证IDE开发环境处于健康状态,大大提升研发效率。
-
公开(公告)号:CN112000584A
公开(公告)日:2020-11-27
申请号:CN202011160052.7
申请日:2020-10-27
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G06F11/36
Abstract: 本发明涉及程序调试技术领域,提供一种基于IDE调试框架的用于CPU程序的调试方法、调试系统以及存储介质。所述调试方法包括:根据CPU程序的调试状态创建与所述调试状态相对应的启动程序;判断所述启动程序的类型,根据所述启动程序的类型确定是否创建调试程序。本发明基于IDE调试框架改进用于CPU程序的调试方法,对调试的启动程序进行分类,根据启动程序的类型确定是否创建调试程序。在CPU程序处于调试状态时,在用户错误操作或多次点击Debug按钮情况下能够对已创建的调试程序进行保护,使IDE开发环境容错性更好,保证IDE开发环境处于健康状态,大大提升研发效率。
-
公开(公告)号:CN109977023A
公开(公告)日:2019-07-05
申请号:CN201910266964.3
申请日:2019-04-03
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G06F11/36
Abstract: 本发明公开了一种支持调试权限控制的CPU芯片仿真器,包括:仿真器硬件以及仿真器软件。仿真器硬件包括主板,主板包括电源模块、芯片原型及调试线,且芯片原型内置有调试权限控制模块;以及仿真器软件通过调试线与仿真器硬件通信连接,且仿真器软件内置有调试权限操作模块;其中,仿真器软件通过调试权限操作模块对仿真器硬件中的调试权限控制模块进行操作,从而实现对仿真器硬件的调试权限的打开或关闭。借此,本发明的支持调试权限控制的CPU芯片仿真器,结构简单合理,仿真器软件和仿真器硬件的握手操作实现机制更安全。
-
公开(公告)号:CN114564429A
公开(公告)日:2022-05-31
申请号:CN202210129546.1
申请日:2022-02-11
Applicant: 北京智芯微电子科技有限公司
Abstract: 本申请提供一种轻量级智能计算紧耦合结构和数据处理方法。轻量级智能计算紧耦合结构包括:内存、主处理器及协处理器。内存包括内核空间和用户空间,用户空间设有共享区;主处理器用于对输入数据进行预处理,以对输入数据进行格式转换;协处理器用于对格式转换后的输入数据进行智能加速运算,协处理器、内存及主处理器挂载在同一总线上,协处理器与主处理器通过共享区进行输入数据的访问,输入数据依次通过总线、内核空间传输至共享区。本申请的轻量级智能计算紧耦合结构和数据处理方法中,主处理器和协处理器形成紧耦合模式,提高数据的存取效率、减少访存能耗。
-
-
-
-
-
-
-
-
-