-
公开(公告)号：CN102201405B
公开(公告)日：2013-01-09
申请号：CN201110124793.4
申请日：2011-05-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02 , H01L27/12 , H01L29/06 , H01L21/84 , H01L21/762
Abstract: 本发明公开了一种基于图形化的SOI-ESD保护器件及其制作方法。该ESD器件结构包括：底层衬底；位于所述底层衬底上的绝缘埋层；位于所述绝缘埋层上的有源区；以及穿过所述绝缘埋层连接所述有源区与底层衬底的导通栓；其中，所述有源区包括P阱区和N阱区，所述P阱区和N阱区之间形成横向的PN结；所述导通栓位于所述PN结下方；在所述PN结之上设有场氧区；在所述P阱区之上设有阴极接触端；在所述N阱区之上设有阳极接触端。本器件在埋氧层上开了一个窗口，此窗口一方面可以很好的释放ESD大电流产生的热量，另一方面可以很好的改善器件的抗ESD能力。能够在HBM（人体模型）中实现抗ESD电压达到2KV以上，达到了目前人体模型的工业标准。
-
公开(公告)号：CN102254821B
公开(公告)日：2012-12-19
申请号：CN201110192523.7
申请日：2011-07-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/334 , H01L29/94
Abstract: 本发明提供一种基于SOI材料的MOS电容器及其制作方法，该方法是提供一具有顶层、隐埋氧化层、衬底层的SOI基板，在该顶层上光刻出多个硅岛，在去除硅岛表面的光刻胶及自然氧化层后，在该顶层上生长高k栅介质层，刻蚀该高k栅介质层以形成多个分别堆叠于各该硅岛上的高k栅介质岛，然后在该硅岛及高k栅介质岛上沉积电极薄膜层；最后刻蚀该电极薄膜层，以形成多个上电极及下电极，且使上电极分别堆叠于各该高k栅介质岛上、下电极形成于硅岛的表面上，以便在SOI材料上验证高k栅介质电学特性时，测量上、下电极的电容-电压特性可以不用考虑由于隐埋氧化层的存在而引起的附加电容，进而快速准确的对SOI衬底上高K栅介质进行研究。
-
公开(公告)号：CN102623345A
公开(公告)日：2012-08-01
申请号：CN201210076934.4
申请日：2012-03-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/266 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种内嵌多N岛P沟道超结器件及其制备方法，所述的内嵌多N岛P沟道超结器件包括：半导体衬底，形成在所述半导体衬底上的P型漂移区，位于所述P型漂移区一侧的N型体区，以及位于所述P型漂移区另一侧上的P型漏区，其中，所述P型漂移区中形成有多个互相间隔且平行排列的岛状N区，且各该岛状N区由P型源区朝P型漏区方向线性变小，由于在高压下衬底辅助耗尽效应作用从源端到漏端依次增强，因此岛状N区相应地从源端到漏端方向上由大变小，以实现和衬底辅助耗尽效应作用互补抵消，最终达到电荷平衡的目的。
-
公开(公告)号：CN102226270A
公开(公告)日：2011-10-26
申请号：CN201110110338.9
申请日：2011-04-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C23C16/44 , C23C16/40 , H01L21/285 , H01L21/334 , H01L29/94
CPC classification number: H01L29/94 , H01L21/28167 , H01L21/28194 , H01L29/513 , H01L29/517 , H01L29/66181
Abstract: 本发明提供一种沉积栅介质的方法、制备MIS电容的方法及MIS电容。其中，在沉积栅介质的方法中，首先采用O2等离子体及包含氮元素的等离子体对半导体衬底表面进行预处理，以便在所述半导体表面形成含氮的氧化层；接着，采用等离子增强原子层沉积法在所述含氮的氧化层表面生长高介电常数的栅介质层，且在该栅介质层生长过程中，所述氧化层转变为介电常数高于SiO2的缓冲层，在此基础上，再在已形成的半导体结构上下表面形成金属电极，由此便制备形成了MIS电容。本发明的优点在于：缓冲层的存在可以有效改善半导体材料与高k的栅介质层之间的界面特性，而且可以减少等效栅氧厚度（EOT）的增加，提高电学性能。
-
公开(公告)号：CN102201405A
公开(公告)日：2011-09-28
申请号：CN201110124793.4
申请日：2011-05-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02 , H01L27/12 , H01L29/06 , H01L21/84 , H01L21/762
Abstract: 本发明公开了一种基于图形化的SOIESD保护器件及其制作方法。该ESD器件结构包括：底层衬底；位于所述底层衬底上的绝缘埋层；位于所述绝缘埋层上的有源区；以及穿过所述绝缘埋层连接所述有源区与底层衬底的导通栓；其中，所述有源区包括P阱区和N阱区，所述P阱区和N阱区之间形成横向的PN结；所述导通栓位于所述PN结下方；在所述PN结之上设有场氧区；在所述P阱区之上设有阴极接触端；在所述N阱区之上设有阳极接触端。本器件在埋氧层上开了一个窗口，此窗口一方面可以很好的释放ESD大电流产生的热量，另一方面可以很好的改善器件的抗ESD能力。能够在HBM（人体模型）中实现抗ESD电压达到2kV以上，达到了目前人体模型的工业标准。
-
Patent Agency Ranking
公开(公告)号：CN102184849A
公开(公告)日：2011-09-14
申请号：CN201110106410.0
申请日：2011-04-27
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L29/7781 , H01L29/1606 , H01L29/517
Abstract: 本发明提供一种石墨烯基场效应晶体管的制备方法，包括：提供半导体衬底，所述半导体衬底上具有石墨烯层，所述石墨烯层未经功能化处理；利用在所述石墨烯层表面物理吸附的水作为氧化剂与金属源反应生成金属氧化物薄膜，作为成核层；利用所述成核层，利用水作为氧化剂与铪源反应，在所述石墨烯层上生成HfO2栅介质层。相较于现有技术，本发明技术方案主要是利用物理吸附在石墨烯表面上的水作为氧化剂与金属源反应生成作为成核层的金属氧化物层，从而在后续采用原子层沉积工艺在石墨烯表面制备出均匀性和覆盖率较高的高质量HfO2栅介质薄膜，而不会在石墨烯晶格中引入会降低石墨烯基场效应晶体管性能的缺陷。
-
公开(公告)号：CN101944505A
公开(公告)日：2011-01-12
申请号：CN201010220360.4
申请日：2010-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/77 , H01L21/316
CPC classification number: H01L21/84 , H01L29/0653 , H01L29/402 , H01L29/66681 , H01L29/7824
Abstract: 本发明的具有沟槽结构的SOI高压功率器件芯片的制备方法，首先在SOI基板表面开设凹陷区和至少一隔离沟槽，再在凹陷区填充氧化物，并对隔离沟槽和待制备低压器件的局部区域同时进行氧化，使相对于所述隔离沟槽部位的残余顶层硅部分全部被氧化，接着再将隔离沟槽填充满氧化物，随后进行掺杂、淀积在内的一系列处理后分别形成作为高压功率器件和低压器件漏极、源极和栅极的P型区域、N型区域以及栅极区域，随后再淀积一氧化层，使得处于SOI基板的顶层硅两侧的氧化物的厚度接近一致，以形成对称结构，最后再生成分别与各P型区域、N型区域及栅极区域相接触的各金属子区域，由此可形成耐700V以上高压的多器件芯片。
-
公开(公告)号：CN118431278A
公开(公告)日：2024-08-02
申请号：CN202410425688.1
申请日：2024-04-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/778 , H01L21/336 , H01L29/207
Abstract: 本发明涉及一种单片集成SiC基GaN半桥电路及其制备方法，包括高边功率管和低边功率管；所述高边功率管和低边功率管由下往上依次包括：半绝缘SiC衬底、低阻SiC外延层、AlN成核层、缓冲层、GaN沟道层、AlGaN势垒层、p‑GaN层；所述高边功率管和低边功率管通过底部半绝缘SiC衬底相连。本发明通过半绝缘SiC衬底结合凹槽隔离技术实现高低边功率管的完全隔离，同时利用器件源极分别与低阻SiC外延层互连保证两管衬底始终保持与各自源极电位相同来消除衬底间串扰问题，为GaN功率器件的高频电力电子应用奠定基础。
-
公开(公告)号：CN118136653A
公开(公告)日：2024-06-04
申请号：CN202211532247.9
申请日：2022-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/51 , H01L29/16 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种基于高k介质的碳化硅沟槽型MOSFET及其制作方法，包括：提供一衬底，其上表面形成有外延层；形成P阱于外延层的上表层；形成位于P阱的上表层的N型源区及至少一部分位于P阱中并与N型源区在水平方向上邻接的P型体接触区；形成沟槽；形成高k介质层覆盖沟槽内壁与底面并延伸至N型源区的部分上表面；形成栅电极层于沟槽中；形成源极欧姆接触层于P型体接触区的上表面还延伸至N型源区的上表面与高k介质层邻接；形成覆盖源极欧姆接触层与栅电极层的源极金属层。本发明的制作方法能够有效改善沟槽型MOSFET器件的沟槽拐角处栅氧层在反向耐压时电场集中以及沟槽侧壁栅氧层质量难以控制的问题，提高器件的性能。
-
公开(公告)号：CN107359221B
公开(公告)日：2019-03-01
申请号：CN201710602303.4
申请日：2017-07-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/18 , H01L31/0232 , H01L31/0392
Abstract: 本发明提供一种基于SOI‑量子点异质结的红外探测器制备方法，包括：1)提供SOI衬底，包括顶层硅、底层硅以及埋氧层；2)刻蚀顶层硅的边缘区域；3)在顶层硅表面两侧沉积金属接触材料，再经退火形成金属硅化物作为源区接触层和漏区接触层；4)沉积覆盖所述源区接触层和漏区接触层的源区金属电极和漏区金属电极，并在所述底层硅的表面沉积底栅金属电极；5)在所述顶层硅与源区接触层、漏区接触层的接触界面上进行离子注入与激活，形成P+区域和N+区域；6)在所述顶层硅表面形成量子点。本发明采用SOI作为衬底，并结合量子点制备获得红外探测器，使Si基红外探测系统具有寄生效应小、抗干扰、速度快、功耗低、集成度高、抗单粒子辐照能力强等优点。
-
-
-
-
-
-
-
-
-
Search Results
125
records
(took 0.059 seconds)
