公开(公告)号：CN103021864A

公开(公告)日：2013-04-03

申请号：CN201210533276.7

申请日：2012-12-11

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  夏超 ,  王中健 ,  曹铎 ,  郑理 ,  贾婷婷 ,  俞跃辉

IPC: H01L21/336 ,  H01L21/266 ,  H01L29/78 ,  H01L29/06

Abstract: 本发明提供一种SOI RESURF超结器件结构及其制作方法，首先提供一SOI衬底；在该衬底的顶层硅上形成漂移区及源、漏端；提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；该掩膜版在该漂移区的垂直投影左侧距离所述漂移区左侧具有一定距离，自上述第一窗口进行N型离子注入；退火；提供一横向设有若干第二窗口的第二掩膜版；自该第二窗口向所述N型漂移区进行P型离子注入，形成间隔的P柱和N柱；且P柱不和漏端相连。本发明超结区的高浓度可以保证器件具备较低的开态电阻，RESURF区可以保证器件具备较高的耐压，改善了器件耐压和开态电阻之间的折衷关系，同时还可以降低器件耐压对于电荷不平衡的敏感度，提高器件可靠性。

公开(公告)号：CN102760657A

公开(公告)日：2012-10-31

申请号：CN201210265019.X

申请日：2012-07-27

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  贾婷婷 ,  曹铎 ,  徐大伟 ,  王中健 ,  夏超 ,  郑理 ,  俞跃辉

IPC: H01L21/28 ,  H01L21/02

Abstract: 本发明提供一种在InP衬底上制备高k栅介质薄膜和MIS电容的方法，该方法工艺简单，在利用PEALD工艺沉积高k栅介质薄膜之前通过等离子体原位处理对InP衬底进行钝化，改善了高k栅介质与InP衬底之间的界面特性，降低了费米能级钉扎效应的影响，并且在高k栅介质薄膜形成后利用氧等离子体原位后处理提高了高k薄膜的致密度和薄膜质量。同时，本发明在InP衬底上制备稳定的性质优良的高k栅介质薄膜基础上，并成功制作MIS电容结构，为后面验证高k栅介质薄膜的电学性能提供了基础。

公开(公告)号：CN119584576A

公开(公告)日：2025-03-07

申请号：CN202411590362.0

申请日：2024-11-08

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 沈玲燕 ,  程新红 ,  郑理 ,  周学通

IPC: H10D30/47 ,  H10D30/01 ,  H10D62/17 ,  H10D62/85

Abstract: 本发明涉及一种增强型氮化镓高迁移率晶体管及制备方法，所述晶体管从下至上依次包括衬底、缓冲层、i‑GaN沟道层、AlGaN势垒层、p‑GaN层以及栅介质层；源极和漏极分别与二维电子气形成欧姆接触，栅极与所述p‑GaN层形成肖特基接触，使栅极下方二维电子气耗尽实现常关；在所述栅极与所述漏极之间区域设有一电极，在所述电极下方设置薄层介质，与所述电极形成等效MIS栅结构；所述电极与所述源极在电气上相连。本发明器件的开关时间由S‑G1‑D组成的p‑GaN HEMT的开关速度决定，与传统Si MOS级联结构相比，具有快速开关且无反向恢复电荷的优点。同时器件的耐压又由S‑G2‑D组成的耗尽型MIS GaN HEMT决定，p‑GaN栅极不承受高压，因此器件具有高可靠性优势。

公开(公告)号：CN119581426A

公开(公告)日：2025-03-07

申请号：CN202411590365.4

申请日：2024-11-08

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 沈玲燕 ,  程新红 ,  郑理 ,  周学通

IPC: H01L23/31 ,  H01L23/498 ,  H01L21/48

Abstract: 本发明涉及一种级联增强型氮化镓高迁移率晶体管结构及封装方法，将低压增强型氮化镓高迁移率晶体管和高压耗尽型氮化镓高迁移率晶体管通过3D堆叠封装而得。本发明利用低压增强型氮化镓高迁移率晶体管相比硅器件具有无反向恢复电荷和快速开关的特点，充分发挥出耗尽型氮化镓高电子迁移率晶体管本征性能优势，避免了由级联硅器件带来的开关速度负面影响。

公开(公告)号：CN118549697A

公开(公告)日：2024-08-27

申请号：CN202410526874.4

申请日：2024-04-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  全宇华 ,  郑理

IPC: G01R19/165 ,  H03K17/082 ,  H03K17/687 ,  G01R31/52 ,  H03K17/08

Abstract: 本发明涉及一种过流检测电路及保护装置。其中，过流检测电路包括：第一采样模块，用来提取半导体开关的栅极电压；第二采样模块，用来提取所述半导体开关的漏极电压；分析模块，用来比较所述栅极电压和第一参考电压的大小，以及所述漏极电压和第二参考电压的大小，当所述栅极电压大于所述第一参考电压且所述漏极电压大于所述第二参考电压时生成过流信号；所述第一参考电压大于所述半导体开关的米勒平台电压，且随所述半导体开关结温的增加而减小。本发明能够准确、迅速的检测过流现象，且能适应高温变化。

公开(公告)号：CN118431278A

公开(公告)日：2024-08-02

申请号：CN202410425688.1

申请日：2024-04-10

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 沈玲燕 ,  程新红 ,  郑理 ,  俞跃辉

IPC: H01L29/778 ,  H01L21/336 ,  H01L29/207

Abstract: 本发明涉及一种单片集成SiC基GaN半桥电路及其制备方法，包括高边功率管和低边功率管；所述高边功率管和低边功率管由下往上依次包括：半绝缘SiC衬底、低阻SiC外延层、AlN成核层、缓冲层、GaN沟道层、AlGaN势垒层、p‑GaN层；所述高边功率管和低边功率管通过底部半绝缘SiC衬底相连。本发明通过半绝缘SiC衬底结合凹槽隔离技术实现高低边功率管的完全隔离，同时利用器件源极分别与低阻SiC外延层互连保证两管衬底始终保持与各自源极电位相同来消除衬底间串扰问题，为GaN功率器件的高频电力电子应用奠定基础。

公开(公告)号：CN118263342A

公开(公告)日：2024-06-28

申请号：CN202311717978.5

申请日：2023-12-13

Applicant: 宁波大学 ,  中国科学院上海微系统与信息技术研究所 ,  南方科技大学

Inventor： 王刚 ,  孙运祥 ,  狄增峰 ,  叶财超 ,  郑理 ,  许文武 ,  王冰坤 ,  吴慧娟 ,  张金秋 ,  连山水 ,  张珊 ,  张光临

IPC: H01L31/028 ,  H01L31/0288 ,  H01L31/0352 ,  H01L31/102 ,  H01L31/18 ,  G01J5/10 ,  C23C16/50 ,  C23C16/26

Abstract: 本发明提供了一种红外探测薄膜、制备方法及探测器，包括衬底层、三维石墨烯层和N掺杂三维石墨烯层，三维石墨烯层和N掺杂三维石墨烯层层叠于所述衬底层上。三维石墨烯层不仅电学性能优异，其独特的形貌使其具有极强的捕光效应，促进了其在近红外区域的光吸收，保证了其形成的光生载流子被有效激发，实现了光电子的快速输运。N掺杂三维石墨烯层中氮将三维石墨烯调制成n型，氮原子提供的电子将石墨烯费米能级转移到价带，提供n型非本征电导率。通过提高石墨烯与Si基底界面势垒，有效减低暗电流，潜在地提升光电探测器的探测率。

公开(公告)号：CN118173589A

公开(公告)日：2024-06-11

申请号：CN202211574012.6

申请日：2022-12-08

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 郑理 ,  黄建浩 ,  程新红

IPC: H01L29/51 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明提供一种栅介质层、MOSFET器件及其制备方法，所述栅介质层的材料由式AαSi1‑αOγ所表示，式中，A表示选自高K金属氧化物中的一种金属元素或多种金属元素的组合，Si表示为硅元素，O表示为氧元素，α介于0.75～0.95，γ表示为满足电荷中性条件而确定的值。本发明提供的栅介质层、MOSFET器件及其制备方法能够解决现有MOSFET器件采用高K金属氧化物材料来制作栅介质层导致的器件漏电流密度高的问题。

公开(公告)号：CN118136653A

公开(公告)日：2024-06-04

申请号：CN202211532247.9

申请日：2022-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  刘少煜 ,  郑理 ,  俞跃辉

IPC: H01L29/51 ,  H01L29/16 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种基于高k介质的碳化硅沟槽型MOSFET及其制作方法，包括：提供一衬底，其上表面形成有外延层；形成P阱于外延层的上表层；形成位于P阱的上表层的N型源区及至少一部分位于P阱中并与N型源区在水平方向上邻接的P型体接触区；形成沟槽；形成高k介质层覆盖沟槽内壁与底面并延伸至N型源区的部分上表面；形成栅电极层于沟槽中；形成源极欧姆接触层于P型体接触区的上表面还延伸至N型源区的上表面与高k介质层邻接；形成覆盖源极欧姆接触层与栅电极层的源极金属层。本发明的制作方法能够有效改善沟槽型MOSFET器件的沟槽拐角处栅氧层在反向耐压时电场集中以及沟槽侧壁栅氧层质量难以控制的问题，提高器件的性能。

公开(公告)号：CN107359221B

公开(公告)日：2019-03-01

申请号：CN201710602303.4

申请日：2017-07-21

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 郑理 ,  程新红 ,  宁志军 ,  徐大伟 ,  沈玲燕 ,  王谦 ,  张栋梁 ,  顾子悦 ,  俞跃辉

IPC: H01L31/18 ,  H01L31/0232 ,  H01L31/0392

Abstract: 本发明提供一种基于SOI‑量子点异质结的红外探测器制备方法，包括：1)提供SOI衬底，包括顶层硅、底层硅以及埋氧层；2)刻蚀顶层硅的边缘区域；3)在顶层硅表面两侧沉积金属接触材料，再经退火形成金属硅化物作为源区接触层和漏区接触层；4)沉积覆盖所述源区接触层和漏区接触层的源区金属电极和漏区金属电极，并在所述底层硅的表面沉积底栅金属电极；5)在所述顶层硅与源区接触层、漏区接触层的接触界面上进行离子注入与激活，形成P+区域和N+区域；6)在所述顶层硅表面形成量子点。本发明采用SOI作为衬底，并结合量子点制备获得红外探测器，使Si基红外探测系统具有寄生效应小、抗干扰、速度快、功耗低、集成度高、抗单粒子辐照能力强等优点。