具有垂直沟道的垂直三维存储器

    公开(公告)号:CN116420436A

    公开(公告)日:2023-07-11

    申请号:CN202180072595.X

    申请日:2021-10-18

    Abstract: 本发明提供用于垂直堆叠存储器单元阵列的系统、方法及设备,所述垂直堆叠存储器单元阵列具有:垂直定向存取装置,其具有通过沟道区垂直分离的第一源极/漏极区及第二源极漏极区及与所述沟道区相对的栅极;垂直定向存取线,其耦合到所述栅极且通过栅极电介质与沟道区分离。所述存储器单元具有耦合到所述第一源极/漏极区的水平定向储存节点及耦合到所述第二源极/漏极区的水平定向数字线。

    具有2晶体管竖直存储器单元和屏蔽结构的存储器装置

    公开(公告)号:CN114503201A

    公开(公告)日:2022-05-13

    申请号:CN202080068877.8

    申请日:2020-08-26

    Abstract: 一些实施例包括设备和形成所述设备的方法。所述设备中的一个包括导电区、第一数据线、第二数据线、耦合到所述第一数据线和所述导电区的第一存储器单元、耦合到所述第二数据线和所述导电区的第二存储器单元、导电结构以及导电线。所述第一存储器单元包括耦合到第二晶体管的第一晶体管,所述第一晶体管包括第一电荷存储结构。所述第二存储器单元包括耦合到第四晶体管的第三晶体管,所述第三晶体管包括第二电荷存储结构。所述导电结构位于所述第一电荷存储结构与所述第二电荷存储结构之间且与所述第一电荷存储结构和所述第二电荷存储结构电分离。所述导电线形成所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管中的每一个的栅极。

    含有二维材料的集成组合件
    43.
    发明公开

    公开(公告)号:CN114450803A

    公开(公告)日:2022-05-06

    申请号:CN202080064284.4

    申请日:2020-07-23

    Abstract: 一些实施例包含具有半导体材料的集成组合件,所述半导体材料具有与较少掺杂区相邻的较多掺杂区。二维材料位于所述较多掺杂区与所述较少掺杂区的一部分之间。一些实施例包含集成组合件,所述集成组合件含有半导体材料、所述半导体材料之上的含金属材料,和所述半导体材料的一部分与所述含金属材料之间的二维材料。一些实施例包含晶体管,所述晶体管具有第一源极/漏极区、第二源极/漏极区、所述第一源极/漏极区与所述第二源极/漏极区之间的沟道区,和所述沟道区与所述第一源极/漏极区之间的二维材料。

    竖直晶体管阵列和用于形成竖直晶体管阵列的方法

    公开(公告)号:CN113964133A

    公开(公告)日:2022-01-21

    申请号:CN202110480799.9

    申请日:2021-04-30

    Abstract: 本申请涉及竖直晶体管阵列和用于形成竖直晶体管阵列的方法。竖直晶体管阵列包括个别竖直晶体管的间隔开的柱,其个别地包括上部源极/漏极区、下部源极/漏极区和竖直地位于它们之间的沟道区。上部源极/漏极区包括柱中的个别柱中的导体氧化物材料。沟道区包括个别柱中的氧化物半导体材料。下部源极/漏极区包括个别柱中的位于个别柱中的第二导电氧化物材料顶上且直接抵靠第二导电氧化物材料的第一导电氧化物材料。水平延长且间隔开的导体线在列方向上个别地互连相应多个竖直晶体管。导体线个别地包括位于金属材料顶上且直接抵靠金属材料的第二导电氧化物材料。第一导电氧化物材料、第二导电氧化物材料和金属材料相对彼此包括不同组分。

    具有用于2晶体管垂直存储器单元的共享读取/写入存取线的存储器装置

    公开(公告)号:CN113728432A

    公开(公告)日:2021-11-30

    申请号:CN201980088827.3

    申请日:2019-12-23

    Abstract: 一些实施例包含设备及操作所述设备的方法。所述设备中的一者包含:第一数据线,其位于衬底上方;第二数据线,其位于所述第一数据线上方;第三数据线,其位于所述第二数据线上方且与所述第一及第二数据线电分离;及存储器单元,其耦合到所述第一、第二及第三数据线。所述存储器单元包含:第一材料,其在所述第一与第二数据线之间且电耦合到所述第一及第二数据线;第二材料,其位于所述第一数据线及所述第一材料上方,所述第二材料与所述第一材料电分离且电耦合到所述第三数据线;及存储器元件,其电耦合到所述第二材料且与所述第一材料及第一及第二数据线电分离。

    单一字线增益单元
    46.
    发明公开

    公开(公告)号:CN113302737A

    公开(公告)日:2021-08-24

    申请号:CN201980088970.2

    申请日:2019-12-20

    Abstract: 一些实施例包含设备和形成所述设备的方法。所述设备中的一个包含多个二晶体管(2T)存储器单元。所述多个2T存储器单元中的每一个包含:p沟道场效应晶体管(PFET),其包含电荷存储节点和读取沟道部分;n沟道场效应晶体管(NFET),其包含写入沟道部分,所述写入沟道部分直接耦合到所述PFET的所述电荷存储节点;单一位线对,其耦合到所述PFET的所述读取沟道部分;和单一存取线,其与所述读取沟道部分和所述写入沟道部分中的每一个的至少一部分重叠。

    包含垂直晶体管的装置及相关方法

    公开(公告)号:CN112930600A

    公开(公告)日:2021-06-08

    申请号:CN201980071020.9

    申请日:2019-10-08

    Abstract: 一种装置包括第一导电线及在所述第一导电线上方的垂直晶体管。所述垂直晶体管包括:栅极电极;栅极电介质材料,其上覆于所述栅极电极的侧;及沟道区域,其在所述栅极电介质材料的侧上,所述栅极电介质材料定位于所述沟道区域与所述栅极电极之间。所述装置进一步包括上覆于所述至少一个垂直晶体管的导电触点的第二导电线。还揭示相关装置及形成所述装置的方法。

Patent Agency Ranking