-
公开(公告)号：CN113169225B
公开(公告)日：2025-02-07
申请号：CN201980072826.X
申请日：2019-10-08
Applicant: 美光科技公司
IPC: H10D10/40 , H10D10/01 , H01L21/28 , H01L21/768
Abstract: 本申请案涉及包含具有氢气势垒材料的垂直晶体管的装置及相关方法。一种装置包括垂直晶体管，所述垂直晶体管包含各自个别地包括经配置以抑制氢气通过其渗透的至少一种导电材料的源极区域及漏极区域且包含垂直介于所述源极区域与所述漏极区域之间的沟道区域。所述垂直晶体管进一步包括横向邻近半导电支柱的所述沟道区域的至少一个栅极电极，及介于所述半导电支柱与所述至少一个栅极电极之间的电介质材料。还揭示相关装置、电子系统及方法。
-
公开(公告)号：CN112055877B
公开(公告)日：2024-05-28
申请号：CN201980029595.4
申请日：2019-04-18
Applicant: 美光科技公司
Abstract: 本申请案涉及包含堆叠结构的装置，且涉及相关存储器装置及电子系统。一种装置包括堆叠结构，所述堆叠结构包括叠层，所述叠层各自包括：存储器层级，其包括存储器元件；控制逻辑层级，其垂直地邻近所述存储器层级并与其电连通且包括控制逻辑装置，所述控制逻辑装置经配置以实现所述存储器层级的控制操作的一部分；及额外控制逻辑层级，其垂直地邻近所述存储器层级并与其电连通且包括额外控制逻辑装置，所述额外控制逻辑装置经配置以实现所述存储器层级的所述控制操作的额外部分。本发明也描述一种存储器装置、一种操作装置的方法及一种电子系统。
-
公开(公告)号：CN114121815A
公开(公告)日：2022-03-01
申请号：CN202110771933.0
申请日：2021-07-08
Applicant: 美光科技公司
IPC: H01L21/8242 , H01L29/423
Abstract: 本申请的实施例涉及竖直三维存储器三节点存取装置形成中的替代栅极电介质。示例方法包含一种用于形成竖直堆叠的存储器胞元的阵列的方法，所述阵列具有水平定向的存取装置和竖直定向的存取线。所述方法包含沉积介电材料和牺牲半导体材料的交替层以形成竖直堆叠。穿过所述竖直堆叠形成第一竖直开口，以暴露所述牺牲半导体材料的第一区域。选择性地去除所述第一区域以形成第一水平开口，在所述第一水平开口中，替代牺牲栅极介电材料、形成所述三节点存取装置的源极/漏极导电接触材料、沟道导电材料和数位线导电接触材料。
-
公开(公告)号：CN114068425A
公开(公告)日：2022-02-18
申请号：CN202110720082.7
申请日：2021-06-28
Applicant: 美光科技公司
IPC: H01L21/8242 , H01L27/108
Abstract: 提供了用于在用于竖直三维(3D)存储器的三节点存取装置形成后的存储节点的系统、方法和设备。示例方法包含一种用于形成竖直堆叠的存储器胞元的阵列的方法，所述阵列具有水平定向的存取装置和竖直定向的存取线。所述方法包含沉积介电材料和牺牲材料的交替层以形成竖直堆叠。穿过所述竖直堆叠形成多个第一竖直开口以在所述竖直堆叠中形成具有侧壁的细长竖直柱列。在所述第一竖直开口中在栅极介电材料上保形地沉积第一导电材料。去除所述第一导电材料的各部分，以沿所述细长竖直柱列的所述侧壁形成多条单独的竖直存取线。穿过所述竖直堆叠形成第二竖直开口以暴露所述牺牲材料的第一区域。
-
公开(公告)号：CN111566812A
公开(公告)日：2020-08-21
申请号：CN201880084597.9
申请日：2018-12-27
Applicant: 美光科技公司
IPC: H01L27/02 , H01L27/11556 , H01L27/11519 , H01L27/11526
Abstract: 一种半导体装置包括包括叠组的堆叠结构，所述叠组各自包括包括存储器元件的存储器元件层级及与存储器元件层级电连通且包括控制逻辑装置的控制逻辑层级。所述叠组中的一或多者的所述控制逻辑层级的所述控制逻辑装置中的至少一者包括至少一个装置，所述至少一个装置展现由其相邻竖直晶体管共享的栅电极。还描述控制逻辑组合件、控制逻辑装置、电子系统、形成控制逻辑装置的方法以及操作半导体装置的方法。
-
Patent Agency Ranking
公开(公告)号：CN111527601A
公开(公告)日：2020-08-11
申请号：CN201880083670.0
申请日：2018-12-07
Applicant: 美光科技公司
IPC: H01L27/092
Abstract: 一些实施例包含具有CMOS层的组合件。所述CMOS层包含PMOS平台及NMOS平台，其中所述平台相对于彼此垂直偏移。所述PMOS平台具有彼此基本上相同的p沟道晶体管，且所述NMOS平台具有彼此基本上相同的n沟道晶体管。绝缘区域在所述PMOS平台与所述NMOS平台之间。所述CMOS层具有一或多个电路组件，所述电路组件包含所述n沟道晶体管中的一或多个，所述n沟道晶体管中的所述一或多个通过延伸穿过所述绝缘区域的一或多个导电互连件与所述p沟道晶体管中的一或多个耦合。一些实施例包含形成组合件以包括一或多个CMOS层的方法。
-
公开(公告)号：CN107636833A
公开(公告)日：2018-01-26
申请号：CN201680027659.3
申请日：2016-04-19
Applicant: 美光科技公司
Inventor： S·E·西里斯 , D·V·N·拉马斯瓦米
CPC classification number: H01L27/2481 , G11C5/025 , H01L27/24 , H01L27/2418 , H01L27/2427 , H01L45/06 , H01L45/085 , H01L45/1233 , H01L45/16
Abstract: 本发明揭示了一种存储器结构，其包括：第一导线，其在基底结构的部分上方沿第一方向延伸；存储元件结构，其在所述第一导线上方沿所述第一方向延伸；隔离电极结构，其覆于所述存储元件结构的部分上方；选择装置结构，其在所述隔离电极结构上方沿垂直于所述第一方向的第二方向延伸；第二导线，其在所述选择装置结构上方沿所述第二方向延伸；额外选择装置结构，其在所述第二导线上方沿所述第二方向延伸；额外隔离电极结构，其覆于所述额外选择装置结构的部分上方；额外存储元件结构，其在所述额外隔离电极结构上方沿所述第一方向延伸；及第三导线，其在所述额外存储元件结构上方沿所述第一方向延伸。还描述了交叉点存储器阵列、电子系统及相关方法。
-
-
公开(公告)号：CN110235245B
公开(公告)日：2023-10-31
申请号：CN201780083169.X
申请日：2017-12-26
Applicant: 美光科技公司
Inventor： S·E·西里斯 , D·V·N·拉马斯瓦米
Abstract: 一种形成具有电容器及上面的存取晶体管的阵列的方法包括：将存取晶体管沟槽部分地形成到绝缘材料中。所述沟槽个别地包括纵向间隔开的经掩蔽部分及在所述沟槽中纵向地介于所述经掩蔽部分之间的纵向间隔开的开口。所述沟槽开口在其中具有在所述个别沟槽开口中且沿着所述个别沟槽开口抵靠所述沟槽的横向相对侧而纵向延伸的壁。通过所述壁之间及所述经掩蔽部分之间的所述沟槽开口的基底而移除位于所述沟槽开口下方的所述绝缘材料中的至少一些材料，以在低于所述壁的所述绝缘材料中形成个别电容器开口。在所述个别电容器开口中形成个别电容器。在所述个别沟槽中形成一排存取晶体管。所述排存取晶体管电耦合到沿着所述排的所述个别电容器。还揭示其它方面，包含独立于方法的结构。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.042 seconds)
