-
公开(公告)号：CN105070663B
公开(公告)日：2018-07-20
申请号：CN201510564659.4
申请日：2015-09-07
Applicant: 中国科学院微电子研究所 , 株洲南车时代电气股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/16
Abstract: 本发明公开了一种碳化硅MOSFET沟道自对准工艺实现方法，包括：清洗碳化硅外延片；在所述碳化硅外延片上沉积第一层介质层；在所述第一层介质层上沉积第二层介质层；在所述第二层介质层上涂覆光刻胶，并光刻显影出初步的P型基区窗口；光刻胶掩膜刻蚀SiO2介质；以剩余光刻胶和SiO2组合掩膜刻蚀多晶硅，刻蚀完成后去除剩余光刻胶；以多晶硅为离子注入阻挡层，铝离子注入形成P型基区；在所述的多晶硅上沉积并刻蚀SiO2，形成侧墙掩膜；以多晶硅和侧墙为离子注入阻挡层，氮离子注入形成N+源区；去除SiO2及多晶硅，并形成P+离子注入阻挡层；铝离子注入形成P+接触区。本发明通过沉积多晶硅并形成侧墙作为P+接触区域阻挡层，避免该区域注入氮离子，不需要剥离工艺。
-
公开(公告)号：CN104576325B
公开(公告)日：2017-07-21
申请号：CN201510041144.6
申请日：2015-01-27
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L21/04
Abstract: 本申请公开了一种制作碳化硅SBD器件的方法及其正面保护方法，包括：在碳化硅晶圆正面的氧化层上设置类金刚石膜；去除所述碳化硅晶圆的背面的氧化层；在所述碳化硅晶圆的背面制作欧姆接触；在所述碳化硅晶圆的正面刻蚀窗口；在所述碳化硅晶圆的正面制作肖特基接触。在该方法中，由于类金刚石膜具有良好的抗蚀性和较高的硬度，从而能够保护正面不受腐蚀或划伤，而成膜过程中，成膜物质不会留在晶圆的背面，从而能够提高欧姆接触的可靠性及器件成品率，另外该类金刚石膜可直接作为器件的钝化层，无需去除，从而减少了工序。
-
公开(公告)号：CN103579016B
公开(公告)日：2017-06-23
申请号：CN201310537220.3
申请日：2013-11-04
Applicant: 株洲南车时代电气股份有限公司
Abstract: 一种大电流碳化硅SBD/JBS功率芯片结构及其制造方法，该结构包括好的元件和坏的元件，所述好的元件和坏的元件在铜盖和铜底之间采用压接式封装；所述铜盖与好的元件的金属接触层阳极之间通过第一钼片扣合，所述铜底与好的元件阴极之间通过第二钼片扣合完成以使所有好的元件处于并联连接状态。该制造方法用来制造上述功率芯片结构。本发明具有制造方便、无淀积绝缘层、可提高器件性能等优点。
-
公开(公告)号：CN106684146A
公开(公告)日：2017-05-17
申请号：CN201510767499.3
申请日：2015-11-11
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423 , H01L29/43
Abstract: 本发明涉及一种栅自对准型碳化硅MOSFET及其制备方法。该方法以多晶碳化硅作为碳化硅MOSFET的自对准栅电极前体来制备栅自对准型碳化硅MOSFET，制备过程中利用多晶碳化硅替代多晶硅作为栅自对准离子注入掩膜，可以使碳化硅MOSFET的制备完全执行硅MISFET制造过程中所执行的栅自对准工艺，由此解决了现有沟道自对准工艺的金属污染和低对准精度的问题。
-
公开(公告)号：CN103824760B
公开(公告)日：2017-04-26
申请号：CN201410044255.8
申请日：2014-01-30
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L21/04
Abstract: 本发明涉及一种碳化硅功率器件结终端的制造方法。该碳化硅功率器件结终端的制造方法包括以下步骤：步骤1：在外延层上形成牺牲层；步骤2：在牺牲层上制作掩膜，以形成场限环的注入窗口；步骤3：刻蚀牺牲层的未被掩膜覆盖的部分；步骤4：去除掩膜；步骤5：注入离子，以同时形成场限环和电荷补偿层。本发明的碳化硅功率器件结终端的制造方法，借助于外延层上形成的牺牲层，一次离子注入同时实现场限环和电荷补偿层，工艺简单，制造成本低。
-
Patent Agency Ranking
公开(公告)号：CN105448673A
公开(公告)日：2016-03-30
申请号：CN201610003058.0
申请日：2016-01-04
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L21/04
Abstract: 本申请公开了一种碳化硅器件背面欧姆接触的制作方法，包括在碳化硅片的正面制作正面碳膜；在所述碳化硅片的背面制作背面碳膜；对所述碳化硅片进行高温退火，激活所述碳化硅片中的注入杂质；去除所述正面碳膜和所述背面碳膜；去除所述碳化硅片背面的氧化层；在所述碳化硅片的背面生长背面金属并进行退火，形成欧姆接触。由于在对碳化硅片进行高温退火之前，制作背面碳膜，与碳化硅背面Si-C悬挂键形成C-Si-C键，从而固定Si原子，抑制Si原子的升华，增加碳化硅背面Si原子浓度，使得金属易与碳化硅背面反应形成低阻层化合物，能够避免高温退火激活工艺中在碳化硅器件背面形成高阻的富碳层，使器件背面具有活泼的化学性质，有利于背面欧姆接触的形成。
-
公开(公告)号：CN105244264A
公开(公告)日：2016-01-13
申请号：CN201510711271.2
申请日：2015-10-28
Applicant: 株洲南车时代电气股份有限公司
CPC classification number: H01L28/75 , H01L21/28008
Abstract: 本发明公开了一种复合栅结构电容及其制造方法，该电容包括：SiC衬底；SiC外延层，其设置于SiC衬底上；过渡层，其设置于SiC外延层上；绝缘层，其设置于过渡层上，其中，过渡层为异质双层晶体结构，异质双层晶体结构靠近外延层的一层用于降低界面态密度，靠近绝缘层的一层用于提高过渡层的稳定性。本发明可以降低SiC外延层与过渡层的界面态密度，提高过渡层的稳定性，还可以提高电容的耐压能力。
-
公开(公告)号：CN105185831A
公开(公告)日：2015-12-23
申请号：CN201510564708.4
申请日：2015-09-07
Applicant: 中国科学院微电子研究所 , 株洲南车时代电气股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/06
CPC classification number: H01L29/78 , H01L29/06 , H01L29/66068
Abstract: 本发明公开了一种沟道自对准的碳化硅MOSFET结构及其制造方法，所述碳化硅MOSFET结构P+接触在N+源台面之间的凹槽内，与P型基区多面接触；所述N-外延片上，利用多晶硅掩膜离子注入形成P型基区；所述多晶硅上沉积SiO2并刻蚀形成侧墙，利用自对准工艺在所述P型基区中注入形成N+源区；所述N+源区局部刻蚀至所述P型基区，在刻蚀区域离子注入形成P+接触；所述器件利用合金自对准工艺形成源漏欧姆接触；所述N+衬底的一端作为漏极，所述栅介质层的一端作为栅极，所述P+区和N+区的一端作为源极。本发明避免了使用剥离工艺以及金属作为离子注入阻挡层，同时与传统工艺相比可以减少一次光刻，提高P+接触区边界的精确度。
-
公开(公告)号：CN105070663A
公开(公告)日：2015-11-18
申请号：CN201510564659.4
申请日：2015-09-07
Applicant: 中国科学院微电子研究所 , 株洲南车时代电气股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/16
CPC classification number: H01L29/6656 , H01L29/1608 , H01L29/66575 , H01L29/78
Abstract: 本发明公开了一种碳化硅MOSFET沟道自对准工艺实现方法，包括：清洗碳化硅外延片；在所述碳化硅外延片上沉积第一层介质层；在所述第一层介质层上沉积第二层介质层；在所述第二层介质层上涂覆光刻胶，并光刻显影出初步的P型基区窗口；光刻胶掩膜刻蚀SiO2介质；以剩余光刻胶和SiO2组合掩膜刻蚀多晶硅，刻蚀完成后去除剩余光刻胶；以多晶硅为离子注入阻挡层，铝离子注入形成P型基区；在所述的多晶硅上沉积并刻蚀SiO2，形成侧墙掩膜；以多晶硅和侧墙为离子注入阻挡层，氮离子注入形成N+源区；去除SiO2及多晶硅，并形成P+离子注入阻挡层；铝离子注入形成P+接触区。本发明通过沉积多晶硅并形成侧墙作为P+接触区域阻挡层，避免该区域注入氮离子，不需要剥离工艺。
-
公开(公告)号：CN104882369A
公开(公告)日：2015-09-02
申请号：CN201410071399.2
申请日：2014-02-28
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L21/266
CPC classification number: H01L21/266 , H01L21/033 , H01L21/26506
Abstract: 本发明公开了碳化硅离子注入掺杂掩膜结构及其制备方法，一种掩膜结构是在碳化硅外延片表面形成第一阻挡层二氧化硅（SiO2），另外在非注入区的第一阻挡层上再形成第二阻挡层多晶硅（Poly-Si）。另一种掩膜结构是在碳化硅外延片表面形成第一阻挡层二氧化硅，另外在非注入区的第一阻挡层上再形成第二阻挡层多晶硅，在第二阻挡层上形成第三阻挡层二氧化硅。本发明掩膜结构及其制备方法能够解决离子注入SiC外延片后的箱型杂质浓度不均匀分布现象，同时能够减少高能离子注入SiC外延片带来的表面损伤。
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.045 seconds)
