-
公开(公告)号：CN104282765B
公开(公告)日：2017-12-08
申请号：CN201410619955.5
申请日：2014-11-06
Applicant: 株洲南车时代电气股份有限公司
Abstract: 本发明提供了一种碳化硅MOS器件及其制造方法，本发明在干法刻蚀后形成的粗糙度较大的栅槽内表面完全外延一层P－外延层，由于外延层之后的P－外延层的表面粗糙度较低，所以导电沟道中载流子碰撞或散射几率会降低，从而提高碳化硅MOS器件反型沟道载流子迁移率，达到降低器件导通电阻的目的。
-
公开(公告)号：CN103824878B
公开(公告)日：2017-03-15
申请号：CN201410044259.6
申请日：2014-01-30
Applicant: 株洲南车时代电气股份有限公司
Abstract: 本发明涉及一种碳化硅功率器件结终端结构及其制造方法。该碳化硅功率器件结终端结构包括多个场限环，其通过掺杂间隔设置于外延层上；掺杂区，其设置于所述外延层的上方；其中，所述掺杂区是在所述外延层上通过再次外延得到。本发明的结终端结构使得功率器件具有较好的耐压能力和较高的可靠性。
-
公开(公告)号：CN103824879B
公开(公告)日：2018-01-09
申请号：CN201410044426.7
申请日：2014-01-30
Applicant: 株洲南车时代电气股份有限公司
Abstract: 本发明涉及一种功率器件结终端结构与制造方法。所述功率器件结终端结构包括：场限环，其间隔设置于最外侧主结的外侧；电荷补偿区，其通过掺杂间隔形成于外延层，所述电荷补偿区贯穿所述最外侧主结的靠外侧的冶金结面和所述场限环的靠外侧的冶金结面，其中所述电荷补偿区的导电类型与所述场限环的导电类型相同。这种功率器件结终端结构耐压能力好、可靠性高。
-
公开(公告)号：CN104882357A
公开(公告)日：2015-09-02
申请号：CN201410071460.3
申请日：2014-02-28
Applicant: 株洲南车时代电气股份有限公司
Abstract: 本发明公开了一种半导体器件耐压终端结构及其应用于SiC器件的制造方法，耐压终端结构包括：第一掺杂区，以及掺杂浓度相对于第一掺杂区较轻的第二掺杂区。半导体器件耐压终端结构的刻蚀剖面采用连续光滑曲面的台面结构，刻蚀剖面从第一掺杂区穿过在第一掺杂区和第二掺杂区的交界处形成势垒层，并平缓地过渡至位于第二掺杂区的非台面区域。制造方法包括淀积掩膜层、光刻、湿法腐蚀掩膜层和干法刻蚀半导体器件基底材料等步骤。本发明不但能够缓解电场集中的现象，从而提高器件的反向耐压，同时器件所占面积更小，在相同尺寸晶圆上可设计更多的器件。
-
公开(公告)号：CN103824878A
公开(公告)日：2014-05-28
申请号：CN201410044259.6
申请日：2014-01-30
Applicant: 株洲南车时代电气股份有限公司
Abstract: 本发明涉及一种碳化硅功率器件结终端结构及其制造方法。该碳化硅功率器件结终端结构包括多个场限环，其通过掺杂间隔设置于外延层上；掺杂区，其设置于所述外延层的上方；其中，所述掺杂区是在所述外延层上通过再次外延得到。本发明的结终端结构使得功率器件具有较好的耐压能力和较高的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN105514155B
公开(公告)日：2018-10-26
申请号：CN201510875658.1
申请日：2015-12-02
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331
Abstract: 本发明提供了一种功率半导体器件的制作方法，包括：在半导体基底的上表面形成图形化的第一掩膜；在所述半导体基底的上表面内形成漂移区；在半导体基底的上表面形成第二掩膜；采用清除剂去除所述第一掩膜，形成图形化的第二掩膜；在半导体基底的上表面内形成基区；在所述第二掩膜的侧壁形成侧墙，将所述带有侧墙的第二掩膜作为第三掩膜；在具有所述第三掩膜的半导体基底的上表面内形成源区。该制作方法根据器件的结构对工艺流程进行重新布局，使得用于形成基区的第二掩膜和用于形成源区的第三掩膜不再需要通过光刻工艺进行图形化，简化了工艺流程，减少了光刻次数，提高了工艺可控性，降低了工艺成本。
-
公开(公告)号：CN103824760A
公开(公告)日：2014-05-28
申请号：CN201410044255.8
申请日：2014-01-30
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L21/04
Abstract: 本发明涉及一种碳化硅功率器件结终端的制造方法。该碳化硅功率器件结终端的制造方法包括以下步骤：步骤1：在外延层上形成牺牲层；步骤2：在牺牲层上制作掩膜，以形成场限环的注入窗口；步骤3：刻蚀牺牲层的未被掩膜覆盖的部分；步骤4：去除掩膜；步骤5：注入离子，以同时形成场限环和电荷补偿层。本发明的碳化硅功率器件结终端的制造方法，借助于外延层上形成的牺牲层，一次离子注入同时实现场限环和电荷补偿层，工艺简单，制造成本低。
-
公开(公告)号：CN104576762B
公开(公告)日：2018-08-28
申请号：CN201410822182.0
申请日：2014-12-25
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/872 , H01L21/329
Abstract: 本发明公开了一种肖特基势垒二极管及其制造方法，属于半导体技术领域，解决了现有的肖特基势垒二极管的开启电压较高的技术问题。该肖特基势垒二极管，包括：N型碳化硅衬底；位于所述N型碳化硅衬底上的低掺杂N型外延层；位于所述低掺杂N型外延层上的高掺杂N型外延层；位于所述低掺杂N型外延层和所述高掺杂N型外延层中的P型高掺杂区；位于所述高掺杂N型外延层上的肖特基接触电极；位于所述N型碳化硅衬底下方的欧姆接触电极。本发明提供的肖特基势垒二极管能够更好的应用于高频电路。
-
公开(公告)号：CN103579016B
公开(公告)日：2017-06-23
申请号：CN201310537220.3
申请日：2013-11-04
Applicant: 株洲南车时代电气股份有限公司
Abstract: 一种大电流碳化硅SBD/JBS功率芯片结构及其制造方法，该结构包括好的元件和坏的元件，所述好的元件和坏的元件在铜盖和铜底之间采用压接式封装；所述铜盖与好的元件的金属接触层阳极之间通过第一钼片扣合，所述铜底与好的元件阴极之间通过第二钼片扣合完成以使所有好的元件处于并联连接状态。该制造方法用来制造上述功率芯片结构。本发明具有制造方便、无淀积绝缘层、可提高器件性能等优点。
-
公开(公告)号：CN103824760B
公开(公告)日：2017-04-26
申请号：CN201410044255.8
申请日：2014-01-30
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L21/04
Abstract: 本发明涉及一种碳化硅功率器件结终端的制造方法。该碳化硅功率器件结终端的制造方法包括以下步骤：步骤1：在外延层上形成牺牲层；步骤2：在牺牲层上制作掩膜，以形成场限环的注入窗口；步骤3：刻蚀牺牲层的未被掩膜覆盖的部分；步骤4：去除掩膜；步骤5：注入离子，以同时形成场限环和电荷补偿层。本发明的碳化硅功率器件结终端的制造方法，借助于外延层上形成的牺牲层，一次离子注入同时实现场限环和电荷补偿层，工艺简单，制造成本低。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.033 seconds)
