公开(公告)号：CN101107714A

公开(公告)日：2008-01-16

申请号：CN200680003142.7

申请日：2006-01-20

Applicant: 丰田自动车株式会社

Inventor： 杉本雅裕 ,  加地徹 ,  上杉勉 ,  上田博之 ,  副岛成雅

IPC: H01L29/778 ,  H01L29/423 ,  H01L29/20

CPC classification number: H01L29/452 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/66462 ,  H01L29/7787

Abstract: 半导体器件(10)包括在p－型氮化镓(GaN)制成的下半导体层(26)和n－型氮化铝镓(AlGaN)制成的上半导体层(28)之间的异质结，其中所述上半导体层(28)具有的带隙比所述下半导体层(26)的带隙大。所述半导体器件(10)进一步包括在所述上半导体层(28)的顶面的部分上形成的漏极(32)，在所述上半导体层(28)的顶面的不同部分上形成的源极(34)，和与所述下半导体层(26)电连接的栅极(36)。所述半导体器件(10)可工作为常闭。

公开(公告)号：CN101027780A

公开(公告)日：2007-08-29

申请号：CN200580024191.4

申请日：2005-06-22

Applicant: 丰田自动车株式会社

Inventor： 杉本雅裕 ,  加地徹 ,  中野由崇 ,  上杉勉 ,  上田博之 ,  副岛成雅

IPC: H01L29/778 ,  H01L21/335

Abstract: 本发明涉及一种半导体器件，其具有p－GaN层(32)、Si－GaN层(62)、AlGaN层(34)被层叠的层叠结构，并且具有形成在AlGaN层(34)的顶表面侧的栅电极(44)。AlGaN层(34)具有比p－GaN层(32)和Si－GaN层(62)更宽的带隙。而且，Si－GaN层(62)的杂质浓度小于1×1017cm－3。可以实现具有稳定的常断操作的、包括III－V族半导体的半导体器件。

公开(公告)号：CN104885194B

公开(公告)日：2017-06-27

申请号：CN201380040446.0

申请日：2013-09-24

Applicant: 丰田自动车株式会社

Inventor： 藤原广和 ,  副岛成雅

IPC: H01L21/04

CPC classification number: H01L21/0485 ,  H01L21/30604 ,  H01L21/32133

Abstract: 半导体装置的制造方法包括：通过将金属作为技术电极材料沉积在SiC半导体基板（4）的表面上的绝缘层的开口内侧，形成电极金属层；在形成电极金属层之后，通过蚀刻绝缘层，使形成在绝缘层中的开口的内壁表面与电极金属层之间的间隙加宽；并且在蚀刻了绝缘层之后，通过加热SiC半导体基板和所述电极金属层，使所述电极金属层与所述SiC半导体基板之间形成欧姆接触。

公开(公告)号：CN101180734B

公开(公告)日：2010-05-19

申请号：CN200680018146.2

申请日：2006-05-25

Applicant: 丰田自动车株式会社

Inventor： 杉本雅裕 ,  加地彻 ,  上杉勉 ,  上田博之 ,  副岛成雅

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L29/207 ,  H01L29/0623 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/7788 ,  H01L29/7828 ,  H01L29/7832

Abstract: 本发明旨在抑制III-V族化合物半导体的半导体区中包含的p型杂质(一般为镁)扩散到邻接的其它半导体区中。本发明的半导体器件(10)包括：由氮化镓(GaN)制成的第一半导体区(28)，具有包含镁的p型杂质；由氮化镓制成的第二半导体区(34)；以及由氧化硅(SiO2)制成的杂质扩散抑制层(32)，其位于第一半导体区(28)和第二半导体区(34)之间。

公开(公告)号：CN100550415C

公开(公告)日：2009-10-14

申请号：CN200580039042.5

申请日：2005-11-14

Applicant: 丰田自动车株式会社

Inventor： 杉本雅裕 ,  上杉勉 ,  上田博之 ,  副岛成雅 ,  加地徹

IPC: H01L29/06 ,  H01L29/812 ,  H01L29/78 ,  H01L29/739 ,  H01L29/808 ,  H01L29/80 ,  H01L29/861 ,  H01L29/08 ,  H01L29/20 ,  H01L29/778

CPC classification number: H01L29/7802 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0843 ,  H01L29/0847 ,  H01L29/0891 ,  H01L29/2003 ,  H01L29/41 ,  H01L29/778 ,  H01L29/7788 ,  H01L29/8122

Abstract: 一种半导体器件，其具有漏极22、半导体基板32、覆盖半导体基板32的表面的一部分并且在半导体基板32的表面上留下非覆盖表面55的电流调节层42、覆盖电流调节层42表面的半导体层50，以及形成在半导体层50表面的源极62。漂移区56、通道形成区54和源区52形成在半导体层50内。漏极22连接到电源的第一端子，并且源极62连接到电源的第二端子。根据该半导体器件50，可以增加耐受电压或者减少漏电的发生。

公开(公告)号：CN101180734A

公开(公告)日：2008-05-14

申请号：CN200680018146.2

申请日：2006-05-25

Applicant: 丰田自动车株式会社

Inventor： 杉本雅裕 ,  加地彻 ,  上杉勉 ,  上田博之 ,  副岛成雅

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L29/207 ,  H01L29/0623 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/7788 ,  H01L29/7828 ,  H01L29/7832

Abstract: 本发明旨在抑制III－V族化合物半导体的半导体区中包含的p型杂质(一般为镁)扩散到邻接的其它半导体区中。本发明的半导体器件(10)包括：由氮化镓(GaN)制成的第一半导体区(28)，具有包含镁的p型杂质；由氮化镓制成的第二半导体区(34)；以及由氧化硅(SiO2)制成的杂质扩散抑制层(32)，其位于第一半导体区(28)和第二半导体区(34)之间。

公开(公告)号：CN111149214A

公开(公告)日：2020-05-12

申请号：CN201880061858.5

申请日：2018-09-20

Applicant: 株式会社电装

Inventor： 箕谷周平 ,  汲田昌弘 ,  副岛成雅

IPC: H01L29/78 ,  H01L21/316 ,  H01L21/336 ,  H01L29/12

Abstract: 以将栅极电极(8)的一部分热氧化而形成的热氧化膜(10a)作为第1层间绝缘膜而进行栅极电极(8)与源极电极(12)的绝缘。通过将栅极电极(8)的一部分热氧化而构成的热氧化膜不成为从SiC表面过于突出的形状，因此不易产生由伴随温度变化等的应力引起的裂纹。因此，能够确保栅极－源极间的绝缘分离。另外，第2层间绝缘膜(11)通过回蚀而从源极区域(4)及基体区域(3)的接触区域之上被去除。因此，在隔着栅极电极(8)的两侧，能够可靠地进行源极电极(12)的接触。

公开(公告)号：CN105264667A

公开(公告)日：2016-01-20

申请号：CN201480032021.X

申请日：2014-05-28

Applicant: 株式会社电装

Inventor： 竹内有一 ,  铃木巨裕 ,  森本淳 ,  副岛成雅

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L29/7813 ,  H01L21/02529 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/041 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068

Abstract: 碳化硅半导体装置具备纵型MOSFET，该纵型MOSFET具有包括高浓度杂质层(1)和漂移层(2)的半导体基板、基极区(3)、源极区(4)、沟槽栅构造、源极电极(9)和漏极电极(10)。所述基极区为：高浓度基极区(3a)以及与所述高浓度基极区相比第二导电型杂质浓度更低的低浓度基极区(3b)层叠。所述高浓度基极区以及所述低浓度基极区与所述沟槽的侧面相接。

公开(公告)号：CN108133881B

公开(公告)日：2021-10-15

申请号：CN201711159927.X

申请日：2017-11-20

Applicant: 株式会社电装

Inventor： 熊泽辉显 ,  副岛成雅 ,  竹内有一

IPC: H01L21/02 ,  H01L21/68

Abstract: 本发明提供一种半导体装置的制造方法，能够更准确地控制肖特基电极的势垒高度。该半导体装置的制造方法具有安设工序、处理工序、取出工序及肖特基接触工序。在安设工序中，在具有负载锁定室和成膜室的电极形成装置的负载锁定室内安设多个辅助半导体晶片和以SiC为主材料的多个主半导体晶片。在处理工序中，在对负载锁定室和成膜室进行了减压的状态下，反复进行将多个主半导体晶片中的一部分从负载锁定室输送到成膜室并在输送到成膜室内的主半导体晶片的表面上形成表面电极的处理。在取出工序中，从电极形成装置取出多个辅助半导体晶片和形成有表面电极的多个主半导体晶片。在肖特基接触工序中，使表面电极与主半导体晶片进行肖特基接触。

公开(公告)号：CN111952179A

公开(公告)日：2020-11-17

申请号：CN202010409494.4

申请日：2020-05-14

Applicant: 株式会社电装

Inventor： 池田徹 ,  森朋彦 ,  副岛成雅 ,  山寺秀哉

IPC: H01L21/336 ,  H01L21/306 ,  H01L29/04 ,  H01L29/06 ,  H01L29/08 ,  H01L29/78

Abstract: 本发明提供一种在由III族氮化物半导体制成的半导体基板中使损伤较少的c面露出的技术。半导体装置的制造方法具有：准备由III族氮化物半导体制成且主表面为c面的半导体基板的工序；通过对主表面进行干法蚀刻而在主表面形成槽部的工序；以及通过使用蚀刻液对槽部的内表面进行湿法蚀刻，而在蚀刻区域内使半导体基板的c面露出的工序，该蚀刻液对半导体基板的c面的蚀刻率与对半导体基板的c面以外的面的蚀刻率相比较低。