-
公开(公告)号：CN1925187B
公开(公告)日：2012-06-27
申请号：CN200610129024.2
申请日：2006-08-31
Applicant: 株式会社半导体能源研究所
IPC: H01L51/00
CPC classification number: H01L51/0024 , H01L27/3281 , H01L51/0021 , H01L51/003 , H01L51/56 , H01L2227/326 , H01L2251/5338 , Y02E10/549 , Y02P70/521
Abstract: 本发明的目的在于以高成品率地制作半导体器件，该半导体器件在挠性基板上设置有包括含有有机化合物的层的元件。本发明是一种半导体器件的制作方法，包括如下步骤：在基板上形成剥离层；在剥离层上形成无机化合物层、第一导电层、以及含有有机化合物的层，并且形成与含有有机化合物的层以及无机化合物层接触的第二导电层，以形成元件形成层；以及在第二导电层上贴合具有挠性的第一基板，然后剥离剥离层和元件形成层。
-
公开(公告)号：CN101047208B
公开(公告)日：2012-01-11
申请号：CN200710093655.8
申请日：2007-03-30
Applicant: 株式会社半导体能源研究所
IPC: H01L29/792 , H01L27/115 , H01L21/336 , H01L21/8247
CPC classification number: H01L27/12 , H01L21/84 , H01L27/115 , H01L27/11521 , H01L27/11524
Abstract: 按如下方式提供一种非易失性半导体存储器件：在基片上形成半导体层，在该半导体层上形成电荷累积层且第一绝缘层插入在这两者之间，以及在电荷累积层上设置栅电极且第二绝缘层插入在这两者之间。该半导体层包括被设置在与栅电极重叠的区域内的沟道形成区、用于形成源极区或漏极区并被设置成与沟道形成区邻接的第一杂质区、以及被设置成与沟道形成区和第一杂质区邻接的第二杂质区。第一杂质区的导电类型与第二杂质区的导电类型不同。
-
公开(公告)号：CN102142443A
公开(公告)日：2011-08-03
申请号：CN201010620964.8
申请日：2007-02-25
Applicant: 株式会社半导体能源研究所
IPC: H01L27/105 , G11C13/00 , H01L21/8246 , H01L27/112 , H01L27/12
CPC classification number: H01L27/12 , B82Y10/00 , G11C11/5664 , G11C13/0014 , H01L27/1214 , H01L27/1255 , H01L27/1266 , H01L27/13 , H01L51/0595
Abstract: 半导体装置以及其制造方法提供处理技术较简单且可以以少元件存储多值数据的新的存储器。通过使在第一存储元件中的第一电极的形状的一部分与在第二存储元件中的第一电极的形状不同，使第一电极与第二电极之间的电阻变化的电压值不同，来在一个存储单元中进行存储超过一位的多值信息。通过部分地加工第一电极，可以增加每单位面积的存储容量。
-
公开(公告)号：CN1828970B
公开(公告)日：2010-09-08
申请号：CN200610006615.0
申请日：2002-02-28
Applicant: 株式会社半导体能源研究所
Abstract: 一种制造半导体器件的方法当激光束照射到半导体薄膜上时，在衬底与半导体薄膜之间产生急剧升降的温度梯度。因此，半导体薄膜收缩，从而在薄膜中生成翘曲。所以，得到的结晶半导体薄膜的质量有时会恶化。根据本发明，其特征在于，激光束在半导体薄膜上进行晶化后，实行热处理从而减少薄膜中的翘曲。由于热处理使衬底收缩，减少了半导体薄膜中的翘曲，于是半导体薄膜的物理性质得到改善。
-
公开(公告)号：CN1925140B
公开(公告)日：2010-05-12
申请号：CN200610128855.8
申请日：2006-08-31
Applicant: 株式会社半导体能源研究所
CPC classification number: H01L27/12 , H01L27/1244 , H01L27/1266 , H01L27/1285 , H01L27/1292 , H01L29/78603
Abstract: 本发明的目的是高产率地制造半导体器件，在所述半导体器件内，在柔性基底上提供具有含有机化合物的层的元件。制造半导体器件的方法包括：在基底上形成分离层；通过在分离层上形成无机化合物层、第一导电层，和含有机化合物的层，并形成与含有机化合物的层和无机化合物层接触的第二导电层，从而产生形成元件的层；和在将第一柔性基底固定在第二导电层上之后，在分离层处将分离层与形成元件的层分离。
-
Patent Agency Ranking
公开(公告)号：CN101047208A
公开(公告)日：2007-10-03
申请号：CN200710093655.8
申请日：2007-03-30
Applicant: 株式会社半导体能源研究所
IPC: H01L29/792 , H01L27/115 , H01L21/336 , H01L21/8247
CPC classification number: H01L27/12 , H01L21/84 , H01L27/115 , H01L27/11521 , H01L27/11524
Abstract: 按如下方式提供一种非易失性半导体存储器件：在基片上形成半导体层，在该半导体层上形成电荷累积层且第一绝缘层插入在这两者之间，以及在电荷累积层上设置栅电极且第二绝缘层插入在这两者之间。该半导体层包括被设置在与栅电极重叠的区域内的沟道形成区、用于形成源极区或漏极区并被设置成与沟道形成区邻接的第一杂质区、以及被设置成与沟道形成区和第一杂质区邻接的第二杂质区。第一杂质区的导电类型与第二杂质区的导电类型不同。
-
公开(公告)号：CN101047192A
公开(公告)日：2007-10-03
申请号：CN200710092146.3
申请日：2007-04-02
Applicant: 株式会社半导体能源研究所
IPC: H01L27/115 , H01L29/788 , H01L29/49
CPC classification number: H01L29/42324 , H01L27/105 , H01L27/115 , H01L27/11521 , H01L27/11526 , H01L27/11546 , H01L29/7883
Abstract: 本发明目的在于提供一种在写性质和电荷保持特性方面优异的非易失性半导体存储器件。提供其中在一对杂质区之间形成沟道形成区的半导体衬底，并在半导体衬底上方提供第一绝缘层、浮栅电极、第二绝缘层和控栅电极。浮栅电极至少包括两层。优选与第一绝缘层接触的第一浮栅电极的能带隙比半导体衬底的小。还优选第二浮栅电极由金属材料、合金材料或金属化合物材料形成。这是因为，通过降低浮栅电极导带的底能级比半导体衬底中的沟道形成区的低，可以提高载流子注入特性和电荷保持特性。
-
公开(公告)号：CN101043038A
公开(公告)日：2007-09-26
申请号：CN200710087894.2
申请日：2007-03-21
Applicant: 株式会社半导体能源研究所
IPC: H01L27/115 , H01L29/788 , H01L29/49 , H01L29/423
CPC classification number: H01L27/115 , G11C16/0416 , G11C16/0433 , G11C16/0483 , H01L27/11526 , H01L27/11546 , H01L27/1214 , H01L29/7881
Abstract: 本发明的目的在于提供一种写入特性及电荷保持特性优越的非易失性半导体存储装置。在本发明中，提供在彼此相离而形成的一对杂质区域之间具有沟道形成区域的半导体层，并且在其上层部分提供第一绝缘层、浮动栅、第二绝缘层、以及控制栅。浮动栅至少为二层结构，与第一绝缘层接触的第一层优选小于半导体层的带隙。这是为了通过使浮动栅的传导带的底部的能级低于半导体层的沟道形成区域的传导带的底部的能级，而提高载流子注入性且提高电荷保持特性。
-
公开(公告)号：CN1925187A
公开(公告)日：2007-03-07
申请号：CN200610129024.2
申请日：2006-08-31
Applicant: 株式会社半导体能源研究所
IPC: H01L51/00
CPC classification number: H01L51/0024 , H01L27/3281 , H01L51/0021 , H01L51/003 , H01L51/56 , H01L2227/326 , H01L2251/5338 , Y02E10/549 , Y02P70/521
Abstract: 本发明的目的在于以高成品率地制作半导体器件，该半导体器件在挠性基板上设置有包括含有有机化合物的层的元件。本发明是一种半导体器件的制作方法，包括如下步骤：在基板上形成剥离层；在剥离层上形成无机化合物层、第一导电层、以及含有有机化合物的层，并且形成与含有有机化合物的层以及无机化合物层接触的第二导电层，以形成元件形成层；以及在第二导电层上贴合具有挠性的第一基板，然后剥离剥离层和元件形成层。
-
公开(公告)号：CN1870233A
公开(公告)日：2006-11-29
申请号：CN200610088637.6
申请日：2006-04-28
Applicant: 株式会社半导体能源研究所
IPC: H01L21/336 , H01L21/84
CPC classification number: H01L29/66757 , H01L27/12 , H01L27/1248 , H01L29/42384
Abstract: 一种半导体器件的制造方法，包括如下步骤：在衬底上方形成第一绝缘膜，在第一绝缘膜上方形成半导体薄膜，使用高频波在大于等于1×1011cm2并小于等于1×1013cm－3的电子密度和大于等于0.5eV并小于等于1.5eV的电子温度的条件下通过对半导体薄膜实施等离子体处理来氧化或氮化半导体薄膜，形成第二绝缘膜以覆盖半导体薄膜；在第二绝缘膜上方形成栅电极；形成第三绝缘膜以覆盖栅电极；以及在第三绝缘膜上方形成导电薄膜。
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.03 seconds)
