-
公开(公告)号：CN107104047A
公开(公告)日：2017-08-29
申请号：CN201610099474.5
申请日：2016-02-23
Applicant: 北京大学 , 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC: H01L21/329 , H01L29/872
Abstract: 本发明提供了一种氮化镓肖特基二极管的制造方法，该方法包括：在硅衬底上依次生长氮化镓缓冲层及铝镓氮势垒层；在铝镓氮势垒层上依次沉积氮化硅钝化层和PETEOS氧化层；制造氮化镓肖特基二极管的阴极；制造氮化镓肖特基二极管的阳极；对制造阳极后的氮化镓肖特基二极管进行退火处理。移除了阳极金属和铝镓氮界面附近的浅陷阱，减少了器件的阳极漏电现象，改善了器件的击穿电压，提高了器件的性能。
-
公开(公告)号：CN107104046A
公开(公告)日：2017-08-29
申请号：CN201610099349.4
申请日：2016-02-23
Applicant: 北京大学 , 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC: H01L21/329 , H01L29/872
CPC classification number: H01L29/66143 , H01L29/872 , H01L2229/00
Abstract: 本发明提供的一种氮化镓肖特基二极管的制备方法，通过在氮化镓外延片的表面沉积钝化层；制备氮化镓肖特基二极管的阴极；在该钝化层的中心进行干法刻蚀，形成肖特基接触孔；在该肖特基接触孔内，该钝化层的表面和该阴极的表面沉积金属钛，形成欧姆金属层；对该欧姆金属层进行光刻，刻蚀和退火处理，形成呈栅状结构的欧姆金属结构；制备氮化镓肖特基二极管的阳极；其中，欧姆金属结构呈栅状结构，且被阳极包裹。从而实现在不影响氮化镓肖特基二极管输出性能的情况下，减小肖特基结面积，从而减小肖特基接触电阻，提高氮化镓肖特基二极管的器件性能和寿命。
-
公开(公告)号：CN112073431B
公开(公告)日：2021-12-07
申请号：CN202011016761.8
申请日：2020-09-24
Applicant: 中广核工程有限公司 , 北京大学深圳研究生院
IPC: H04L29/06
Abstract: 本发明提供了一种工控系统网络的安全防御方法，所述工控系统网络包括共享网络模块及工控网络模块，所述安全防御方法包括如下步骤：在所述共享网络模块内建立管理中心模块；所述管理中心模块对所述共享网络模块内的多个定级系统进行安全管理；在所述工控网络模块内建立与所述管理中心模块通讯的可信安全模块；所述可信安全模块对所述工控网络模块进行可信防御。本发明还提供一种工控系统网络的安全防御系统。本发明提供的工控系统网络的安全防御方法及系统，实现防御方法由被动“封堵查杀”到主动免疫的转变，在满足高实时、高可靠性要求的前提下，能够有效抵御有组织的、目标明确的攻击。
-
公开(公告)号：CN107230614B
公开(公告)日：2020-09-04
申请号：CN201610178138.X
申请日：2016-03-25
Applicant: 北京大学 , 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC: H01L21/28 , H01L29/417
Abstract: 本发明提供一种氮化镓半导体器件的制备方法，包括：在氮化镓外延基底的表面上沉积二氧化硅层；在二氧化硅层上形成沉积孔；在沉积孔内沉积P型氮化镓层之后，去除二氧化硅层；在整个器件表面沉积氮化硅层；在氮化硅层上形成源极接触孔和第一漏极接触孔，在P型氮化镓层的上方形成第二漏极接触孔；在源极接触孔、第一漏极接触孔、第二漏极接触孔内，沉积第一金属层；对源极接触孔和第二漏极接触孔之间的氮化硅层、氮化铝镓层进行干法刻蚀，形成栅极接触孔；在栅极接触孔内，沉积第二金属层。防止在漏极进行高压的时候进而产生电流崩塌的现象，防止出现的电流崩塌的现象会损坏氮化镓半导体器件，增强了氮化镓半导体器件的可靠性。
-
公开(公告)号：CN107104046B
公开(公告)日：2020-06-09
申请号：CN201610099349.4
申请日：2016-02-23
Applicant: 北京大学 , 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC: H01L21/329 , H01L29/872
Abstract: 本发明提供的一种氮化镓肖特基二极管的制备方法，通过在氮化镓外延片的表面沉积钝化层；制备氮化镓肖特基二极管的阴极；在该钝化层的中心进行干法刻蚀，形成肖特基接触孔；在该肖特基接触孔内，该钝化层的表面和该阴极的表面沉积金属钛，形成欧姆金属层；对该欧姆金属层进行光刻，刻蚀和退火处理，形成呈栅状结构的欧姆金属结构；制备氮化镓肖特基二极管的阳极；其中，欧姆金属结构呈栅状结构，且被阳极包裹。从而实现在不影响氮化镓肖特基二极管输出性能的情况下，减小肖特基结面积，从而减小肖特基接触电阻，提高氮化镓肖特基二极管的器件性能和寿命。
-
Patent Agency Ranking
公开(公告)号：CN109244057A
公开(公告)日：2019-01-18
申请号：CN201810770430.X
申请日：2018-07-13
Applicant: 北京大学深圳研究生院
IPC: H01L23/498 , H01L25/18
Abstract: 本发明公开了一种封装基板及基于该基板形成的共源共栅氮化镓器件，该封装基板包括基板本体，基板本体的一个端面印制器件线路铜层，另一个端面印制热排气铜层，器件线路铜层包括第一铜层面和第二铜层面，第一铜层面和第二铜层面之间电气隔离；热排气铜层上设置有若干条延伸到基板边界的间隙。本发明优化了封装基板的结构和器件线路铜层的相对位置，改变封装基板器件线路铜层和硅器件及GaN器件的连线关系，不仅实现了共源共栅氮化镓器件的同侧Gate、Drain、Source顺序的管脚排布，同时，也把其中起主要的作用的共源寄生电感优化到了最小值。
-
公开(公告)号：CN109192698A
公开(公告)日：2019-01-11
申请号：CN201810771532.3
申请日：2018-07-13
Applicant: 北京大学深圳研究生院
IPC: H01L21/76
Abstract: 本发明公开了一种基于InGaN插入层实现GaN器件隔离的方法，该方法包括：准备GaN外延片，GaN外延片的GaN沟道层和AlGaN势垒层之间形成二维电子气，在GaN外延片的隔离区之间设置InGaN插入层，InGaN插入层设置在AlGaN层外，InGaN插入层与AlGaN势垒层的异质结中诱导出极化负电荷，极化负电荷耗尽二维电子气中的电子以实现不同器件区的隔离。本发明实现了器件的隔离，隔离区稳定性高，平坦化好。本方法避免传统GaN器件隔离工序中因离子注入造成的损伤和不稳定性，同时也避免了刻蚀带来的界面损伤和深槽，保证了器件的平坦化，是基于大尺寸平台量产GaN器件工艺中非常好的技术选择。
-
公开(公告)号：CN107768249A
公开(公告)日：2018-03-06
申请号：CN201710736915.2
申请日：2017-08-24
Applicant: 北京大学深圳研究生院
IPC: H01L21/335 , H01L21/28 , H01L29/778 , H01L29/423
CPC classification number: H01L29/66462 , H01L29/401 , H01L29/42316 , H01L29/7783
Abstract: 本发明公开了一种高电子迁移率晶体管及其制造方法，其凹栅的形成，是通过在所述第一层薄AlGaN势垒层上栅极区域制作二次外延阻挡层，然后再在所述第一层薄AlGaN势垒层上依次外延第二层AlGaN势垒层和GaN帽层，并去除阻挡层来形成，因此在制作凹栅时不需要经过任何干法和湿法刻蚀工艺，避免了刻蚀对AlGaN势垒层表面的损伤，降低界面太，以保证晶体管栅极优异的性能；另外，由于凹栅是通过AlGaN二次外延实现得，从而使得器件具有双AlGaN势垒层，保证了沟道中充足的电子，以使器件具有较大的导通电流。
-
公开(公告)号：CN107578999A
公开(公告)日：2018-01-12
申请号：CN201710682026.2
申请日：2017-08-10
Applicant: 北京大学深圳研究生院
IPC: H01L21/335 , H01L21/28 , H01L29/423 , H01L29/778 , B82Y40/00
Abstract: 本发明公开了一种栅极区域图形化的高电子迁移率晶体管器件及其制作方法，该方法包括：准备GaN外延片；在GaN外延片的上表面上形成掩膜层；在掩膜层预设形成栅极的区域上开设多个掩膜层开孔；在GaN外延片上形成图形化栅极区域；去除掩膜层；在GaN外延片的上表面和图形化栅极区域内沉积栅介质层；制作源漏电极和栅电极。本发明的方法通过在GaN外延片上刻蚀纳米级的图形化栅极区域，实现器件增强型操作的同时，有效的保证了栅电极下方的2-DEG浓度，提高了增强型器件的导通电流，降低了导通电阻，可以很好的保证制成器件的稳定性和均匀性。其制作工艺均为Si CMOS工艺兼容，工艺复杂度低，可操作性强，为开发基于Si工艺兼容的增强型GaN HEMT量产方案提供了很好的借鉴。
-
公开(公告)号：CN107230725A
公开(公告)日：2017-10-03
申请号：CN201610176767.9
申请日：2016-03-25
Applicant: 北京大学 , 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC: H01L29/78 , H01L29/20 , H01L21/336 , H01L21/768
CPC classification number: H01L29/78 , H01L21/76853 , H01L21/76864 , H01L29/2003 , H01L29/66522
Abstract: 本发明提供一种氮化镓半导体器件的制备方法，包括：在氮化镓外延基底上沉积第一氮化硅层，在第一氮化硅层上形成源极接触孔、漏极接触孔；在源极接触孔和漏极接触孔内、第一氮化硅层上沉积第一金属层；在第一金属层上形成欧姆接触电极窗口；对整个器件进行高温退火处理，第一金属层与氮化镓外延基底中的氮化铝镓层反应形成合金，降低第一金属层与氮化铝镓层的接触电阻；在第一氮化硅层和氮化铝镓层上形成栅极接触孔；在栅极接触孔内沉积氮化硅介质层、在栅极接触孔和栅极接触孔的外边缘沉积第二金属层。降低第一金属层与氮化铝镓层的接触电阻，避免出现氮化镓半导体器件的漏电以及软击穿的问题，增强氮化镓半导体器件的性能和可靠性。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.026 seconds)
