公开(公告)号：CN117832275A

公开(公告)日：2024-04-05

申请号：CN202311781172.2

申请日：2023-12-22

Applicant: 东南大学

Inventor： 魏家行 ,  王晨露 ,  付浩 ,  宋兆旭 ,  刘斯扬 ,  孙伟锋 ,  时龙兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种低导通电阻的功率器件及制造方法，包括各个第二导电类型电场屏蔽区（9）、各个金属件（11）、预设厚度的各个导电源区件，以及自下至上依次堆叠设置的底部金属层（8）、第一导电类型衬底（1）、第一导电类型外延层（2）、第二导电类型体区层（5），并按设计实施构建功率器件，通过在栅极沟槽（10）下方设置第二导电类型电场屏蔽区（9），可以有效屏蔽电场，大幅度降低器件栅极介质层（3）承受的反向电场强度，提升器件击穿电压，增强器件可靠性，同时，设计第二导电类型电场屏蔽区（9）与对应栅极沟槽节点所接第二导电类型体区层（5）接触，从元胞结构设计上解决了屏蔽区带来的开关速度降低、导通电阻增大等问题。

公开(公告)号：CN117476642A

公开(公告)日：2024-01-30

申请号：CN202311515618.7

申请日：2023-11-14

Applicant: 东南大学

Inventor： 刘斯扬 ,  李明飞 ,  李胜 ,  张子康 ,  孙伟锋 ,  时龙兴

IPC: H01L27/07 ,  H01L23/522 ,  H01L23/528 ,  H01L27/092 ,  H01L29/16 ,  H01L29/24

Abstract: 本发明公开了一种具有高功率密度的超宽禁带半导体器件，包括：金刚石半绝缘衬底层，异质互补型的功率器件和逻辑器件，肖特基二极管，异质互补型功率器件由氧化镓耗尽型功率器件和金刚石增强型功率器件级联组成，异质互补型逻辑器件包括：氧化镓增强型逻辑器件、金刚石增强型逻辑器件；本发明可以实现异质互补型功率器件的直接驱动，并且得益于金刚石半绝缘衬底层的高热导率，充分发挥了超宽禁带半导体的大电流能力，因此，本发明具有大功率输出，高功率密度以及高可靠性等优势。

公开(公告)号：CN116705609A

公开(公告)日：2023-09-05

申请号：CN202210181654.3

申请日：2022-02-25

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 张龙 ,  何乃龙 ,  崔永久 ,  张森 ,  王肖娜 ,  林峰 ,  马杰 ,  刘斯扬 ,  孙伟锋

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/266

Abstract: 本发明涉及一种P型横向扩散金属氧化物半导体器件及其制造方法，所述方法包括：获取基底；图案化掩膜层，形成至少两个注入窗口；通过各注入窗口进行N型离子注入，在P型区内形成高压N阱掺杂区和低压N阱掺杂区；在各注入窗口表面形成氧化层；去除掩膜层；向P型区进行P型离子普注，在氧化层处P型离子的注入被阻挡；通过热退火使注入的P型离子扩散形成漂移区和P型阱区。本发明图案化的掩膜层形成分段的注入窗口，注入N型离子后通过在注入窗口表面覆盖氧化层，后续注入P型离子时该氧化层作为注入的阻挡层，因此P型离子注入无需单独准备一块光刻版，有效地简化了PLDMOS器件的制造工艺，使其能与NLDMOS的制造工艺兼容。

公开(公告)号：CN114267734B

公开(公告)日：2023-03-31

申请号：CN202111623857.5

申请日：2021-12-28

Applicant: 东南大学

Inventor： 刘斯扬 ,  马岩锋 ,  吴团庄 ,  李胜 ,  张弛 ,  陆伟豪 ,  黄静雯 ,  孙伟锋 ,  时龙兴

IPC: H01L29/778 ,  H01L29/06 ,  H01L27/02

Abstract: 一种抗静电释放冲击的异质结半导体器件，结构包括：衬底，缓冲层，沟道层，钝化层，隔离介质层，有源工作区，自保护区和电阻区；自保护区包括：第一导电类型Ⅰ阱区、第一导电类型Ⅱ阱区及第二导电类型阱区；电阻区包括：与自保护区的第二导电类型阱区接触的连接金属，金属源电极与连接金属之间的呈现弯曲形状的势垒条层；自保护区与有源工作区通过隔离介质层隔离。本发明通过电阻区电子沟道产生的压降开启自保护区的三极管泄流路径，一方面，自保护区的三极管泄流能力强且不发生闩锁，另一方面，呈现弯曲形状的势垒条层相当于增加了栅源之间的电阻，既可以降低器件漏电，又可以通过改变其电阻值调节触发电压。

公开(公告)号：CN113113495B

公开(公告)日：2022-07-05

申请号：CN202110389306.0

申请日：2021-04-12

Applicant: 东南大学

Inventor： 孙伟锋 ,  卢丽 ,  殷智博 ,  桑远昌 ,  刘斯扬 ,  时龙兴

IPC: H01L29/78 ,  H01L29/417

Abstract: 本发明是一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件，在P型体区(11)内设有N型源区(12)、第一P型源区(13A)、第一P型源区(13B)和沟槽多晶硅栅极(8C)，所述沟槽多晶硅栅极(8C)位于N型源区(12)内，沟槽多晶硅栅极(8C)的槽底延伸至高压N型区(2)，在N型源区(12)、第一P型源区(13A)和第二P型源区(13B)上分别设有第一源极金属接触(9A)、第二源极金属接触(9B)。本发明结构与传统LDMOS器件相比，可以实现在相同击穿电压下，更低的特征导通电阻。

公开(公告)号：CN114267734A

公开(公告)日：2022-04-01

申请号：CN202111623857.5

申请日：2021-12-28

Applicant: 东南大学

Inventor： 刘斯扬 ,  马岩锋 ,  吴团庄 ,  李胜 ,  张弛 ,  陆伟豪 ,  黄静雯 ,  孙伟锋 ,  时龙兴

IPC: H01L29/778 ,  H01L29/06 ,  H01L27/02

Abstract: 一种抗静电释放冲击的异质结半导体器件，结构包括：衬底，缓冲层，沟道层，钝化层，隔离介质层，有源工作区，自保护区和电阻区；自保护区包括：第一导电类型Ⅰ阱区、第一导电类型Ⅱ阱区及第二导电类型阱区；电阻区包括：与自保护区的第二导电类型阱区接触的连接金属，金属源电极与连接金属之间的呈现弯曲形状的势垒条层；自保护区与有源工作区通过隔离介质层隔离。本发明通过电阻区电子沟道产生的压降开启自保护区的三极管泄流路径，一方面，自保护区的三极管泄流能力强且不发生闩锁，另一方面，呈现弯曲形状的势垒条层相当于增加了栅源之间的电阻，既可以降低器件漏电，又可以通过改变其电阻值调节触发电压。

公开(公告)号：CN113380895A

公开(公告)日：2021-09-10

申请号：CN202110720060.0

申请日：2021-06-28

Applicant: 东南大学

Inventor： 刘斯扬 ,  童鑫 ,  李春晓 ,  尹储 ,  蒋彦博 ,  孙伟锋 ,  时龙兴

IPC: H01L29/78 ,  H03K17/081 ,  H03K17/687

Abstract: 一种功率MOSFET器件安全工作区的双栅拓宽方法及电路，包括在功率MOSFET器件上增设第一、第二栅总线，将功率MOSFET的一部分元胞的栅极连接于第一栅总线，将功率MOSFET的另一部分元胞的栅极连接于第二栅总线，功率MOSFET的漏极和源极分别连接所有元胞结构的漏和源。外部输入信号控制第二栅总线连接的元胞的开启与关闭，由微控制器比较MOSFET的漏极和源极电压，控制连接于第一栅总线的元胞的开启与关闭：当输入信号为高电平且当MOSFET的漏源电压高于预定电压时，开启第二栅总线连接的元胞并关闭第一栅总线连接的元胞；当输入信号为高电平且当MOSFET的漏源电压小于预设电压时，开启全部元胞。

公开(公告)号：CN112825301A

公开(公告)日：2021-05-21

申请号：CN201911149088.2

申请日：2019-11-21

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 孙伟锋 ,  王耀辉 ,  宋华 ,  张森 ,  杨光安 ,  张龙 ,  吴汪然 ,  刘斯扬 ,  耿和龙 ,  时龙兴

IPC: H01L21/331 ,  H01L29/739

Abstract: 本发明涉及一种绝缘栅双极型晶体管器件及其制造方法，该方法包括：获取衬底，所述衬底上形成有漂移区、栅极区、缓冲区、场氧层；去除所述漂移区上方位于栅极区与缓冲区之间区域的场氧层后形成第一沟槽，所述第一沟槽的一端与栅极区相邻；在所述衬底上形成具有第一内应力的氮化硅层，所述氮化硅层位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方。通过位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方的氮化硅层，在绝缘栅双极型晶体管器件内引入内应力，从而提高了器件内载流子的迁移率，在突破硅材料的极限限制的同时提高了器件的电学特性。

公开(公告)号：CN110416284B

公开(公告)日：2021-04-06

申请号：CN201910653705.6

申请日：2019-07-18

Applicant: 东南大学

Inventor： 刘斯扬 ,  赵航波 ,  付浩 ,  魏家行 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L29/06

Abstract: 一种沟槽型半导体功率器件终端保护结构及功率器件，其功率器件结构包括第一导电类型衬底、第一导电类型缓冲层、第一导电类型漂移区，且在第一导电类型漂移区内设有原胞区和终端保护区，在原胞区外部设有主分压环、次分压环和第一导电类型截止环，在分压环的下方设有第二导电类型屏蔽保护层，该结构特征在于，在相邻的分压环之间设有第二导电类型阱区，且各分压环与第二导电类型阱区之间由第一导电类型漂移区隔离，该结构在形成耗尽层辅助耐压的同时，可以避免相邻分压环之间的电位影响，有效减小了分压环氧化层中的电场强度，提升了终端保护结构的耐压能力，且该结构与原有的制造工艺兼容，在保持成本不变的情况下提高了器件的整体性能。

公开(公告)号：CN110047910B

公开(公告)日：2020-07-31

申请号：CN201910240465.7

申请日：2019-03-27

Applicant: 东南大学

Inventor： 刘斯扬 ,  李胜 ,  张弛 ,  陶心怡 ,  李宁波 ,  孙伟锋 ,  时龙兴

IPC: H01L29/06 ,  H01L29/41 ,  H01L21/335 ,  H01L29/778

Abstract: 本发明涉及一种高耐压能力的异质结半导体器件，包括：衬底，在衬底上设有第一沟道层，第二沟道层，金属漏极和第二金属源极，在第二沟道层上设有第二势垒层并形成第二沟道，第二势垒层中设有栅极且栅极采用凹槽栅结构，所述凹槽栅结构嵌入第二势垒层中并由栅介质和位于栅介质中的栅极金属构成，在第二沟道层内设有隔离层并将第二沟道层分隔成上层和下层，在第二沟道层的下层与第一沟道层之间设有第一势垒层并形成第一沟道，金属漏极的底面与第一势垒层的底面平齐，在第二金属源极与所述第一沟道层之间设有第一金属源极，第一沟道可以通过多电流沟道的形式位于第二沟道的垂直正下方，可以降低反向导通压降，提高器件整体的击穿电压。