-
公开(公告)号:CN107017199A
公开(公告)日:2017-08-04
申请号:CN201611100627.X
申请日:2016-12-02
Applicant: 三星电子株式会社
IPC: H01L21/768
CPC classification number: H01L21/7682 , H01L21/76835
Abstract: 本公开提供制造半导体器件的方法。一种制造半导体器件的方法包括:在基板上的第一电介质层中形成凹槽,第一电介质层包括在凹槽之间的第一部分;在每个凹槽中形成第一阻挡层和互连层;使互连层和第一阻挡层凹陷;在凹陷的互连层上形成覆盖图案;通过第一蚀刻工艺蚀刻第一部分的至少一部分;通过第二蚀刻工艺继续蚀刻覆盖图案和第一部分的至少一部分以形成沟槽;在沟槽中以及在凹陷的互连层上共形地形成第二阻挡层;以及在第二阻挡层上形成第二电介质层而不填充沟槽,使得气隙形成在沟槽中。
-
公开(公告)号:CN106952892A
公开(公告)日:2017-07-14
申请号:CN201610934242.7
申请日:2016-10-25
Applicant: 三星电子株式会社
IPC: H01L23/532 , H01L21/768
CPC classification number: H01L23/5283 , H01L21/76847 , H01L21/76877 , H01L23/53209 , H01L23/53238 , H01L23/53261 , H01L23/53266 , H01L23/53228
Abstract: 本发明提供了一种半导体器件以及一种制造该半导体器件的方法。所述半导体器件包括层间绝缘膜、具有第一宽度的第一沟槽和具有第二宽度的第二沟槽,第二沟槽包括上部和下部,第二宽度大于第一宽度,第一导线基本上填充第一沟槽并包括第一金属,并且第二导线基本上填充第二沟槽并包括下导线和上导线,下导线基本上填充第二沟槽的下部并包括第一金属,并且上导线基本上填充第二沟槽的上部并包括与第一金属不同的第二金属。
-
公开(公告)号:CN103178098A
公开(公告)日:2013-06-26
申请号:CN201310054345.0
申请日:2009-04-23
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/49 , H01L21/28
CPC classification number: H01L29/42324 , H01L21/28273 , H01L21/28282 , H01L27/10873 , H01L29/4941 , H01L29/517
Abstract: 本发明公开一种栅结构及栅结构的形成方法。该栅结构包括在衬底上的绝缘层,在绝缘层上的第一导电层图案,在第一导电层图案上的金属欧姆层图案,在金属欧姆层图案上的防扩散层图案,在防扩散层图案上的非晶层图案,和在非晶层图案上的第二导电层图案。该栅结构可具有低的薄层电阻和期望的热稳定性。
-
公开(公告)号:CN101499488A
公开(公告)日:2009-08-05
申请号:CN200810176820.0
申请日:2008-11-25
Applicant: 三星电子株式会社
IPC: H01L29/49 , H01L23/532 , H01L21/28 , H01L21/768 , H01L21/3205
CPC classification number: H01L21/28061 , H01L29/4933
Abstract: 本发明提供一种半导体器件及其制造方法,更特别地,提供一种具有低电阻W-Ni合金薄层的半导体器件及其制造方法。该半导体器件包括W-Ni合金薄层。该W-Ni合金薄层中Ni的重量在该W-Ni合金薄层的总重量的大约0.01至大约5.0wt%的范围。
-
-
-