-
公开(公告)号：CN105702285A
公开(公告)日：2016-06-22
申请号：CN201510925446.X
申请日：2015-12-14
Applicant: 三星电子株式会社
IPC: G11C13/00
CPC classification number: G11C13/0026 , G11C11/1655 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/2255 , G11C13/0028 , G11C13/004 , G11C13/0069
Abstract: 提供了一种电阻式存储器装置和一种列解码器，所述电阻式存储器装置包括：列解码器，具有第一开关单元和第二开关单元，第一开关单元包括与多条信号线中的每条对应地布置的至少一个开关对，第二开关单元包括与第一开关单元的所述至少一个开关对对应地布置的一个开关对。第一开关单元的第一开关对包括相同类型的第一开关和第二开关，第二开关单元的第二开关对包括连接到第一开关对的第三开关和第四开关。选择电压通过经由第一开关被提供到第一信号线，抑制电压通过选择性地经由第一开关或第二开关被提供至第一信号线。
-
公开(公告)号：CN102385919A
公开(公告)日：2012-03-21
申请号：CN201110248599.7
申请日：2011-08-26
Applicant: 三星电子株式会社
CPC classification number: G11C16/3445 , G11C16/0483 , G11C16/06 , G11C16/16 , H01L29/792
Abstract: 一种操作非易失性存储器件的方法包括：对与多个串选择线(SSL)相关联的存储单元执行擦除操作，所述与多个SSL相关联的存储单元构成存储块；以及在验证对与第一SSL相关联的第一存储单元的擦除操作之后，验证对与第二SSL相关联的第二存储单元的擦除操作。
-
公开(公告)号：CN118230797A
公开(公告)日：2024-06-21
申请号：CN202311378032.0
申请日：2023-10-23
Applicant: 三星电子株式会社
Abstract: 公开了数据触发器电路和非易失性存储器装置。所述数据触发器电路包括：触发器、恢复锁存器和切断晶体管。所述触发器使用时钟信号和虚拟电源电压来存储输入的数据信号，并且响应于时钟信号的上升转变，在输出节点处提供存储的数据信号作为输出信号。恢复锁存器连接到电源电压和地电压，在输出节点处连接到所述触发器，响应于芯片使能信号的第一转变而在内部存储输出信号，响应于基于芯片使能信号的电源门控间隔的结束而恢复存储的输出信号，并且将恢复的输出信号提供给所述触发器。切断晶体管基于第一电源门控信号使提供给所述触发器的虚拟电源电压浮置。
-
公开(公告)号：CN118155683A
公开(公告)日：2024-06-07
申请号：CN202311553881.5
申请日：2023-11-21
Applicant: 三星电子株式会社
Abstract: 提供了非易失性存储器装置、操作非易失性存储器装置的方法和存储装置。非易失性存储器装置包括：具有串联连接的泵单元的电荷泵电路，电荷泵电路接收用于电荷泵送的外部电压，并根据级控制信号输出级中的泵电压；开关电路，其响应于开关控制信号控制电荷泵电路输出泵送电压；级控制器，其基于温度码输出级控制信号和开关控制信号；以及数字温度传感器，其生成温度码。
-
公开(公告)号：CN117728835A
公开(公告)日：2024-03-19
申请号：CN202311214982.X
申请日：2023-09-19
Applicant: 三星电子株式会社
IPC: H03M1/10 , G11C11/4078
Abstract: 提供了ZQ校准电路、ZQ校准电路的ZQ校准方法和存储器装置。所述ZQ校准电路包括：ZQ控制器，被配置为检测其中ZQ校准被支持的多个接口模式之中的一个接口模式的结束，并且响应于所述一个接口模式结束而指示到另一接口模式的切换；ZQ引擎，被配置为通过多参考电压生成器生成与所述一个接口模式对应的第一参考电压，响应于到所述另一接口模式的切换被指示而生成与所述另一接口模式对应的第二参考电压，基于第一参考电压或第二参考电压执行ZQ校准，并且输出校准码；以及ZQ驱动器，被配置为基于校准码通过输入/输出垫输出输出信号。
-
Patent Agency Ranking
公开(公告)号：CN116805498A
公开(公告)日：2023-09-26
申请号：CN202310282134.6
申请日：2023-03-22
Applicant: 三星电子株式会社
IPC: G11C5/14 , G11C7/22 , G11C11/4074
Abstract: 公开了一种电压生成器和包括该电压生成器的存储器装置。该种存储器装置包括：存储器单元阵列区域，其电连接到多条字线和多条位线，并且存储器单元阵列包括多个存储器单元；以及外围电路区域，其位于存储器单元阵列区域下方，其中，存储器单元阵列区域和外围电路区域通过穿通孔件电连接，外围电路区域包括电压生成器，其被配置为生成操作电压以施加到字线，电压生成器包括泵浦电容器单元和信号控制器，泵浦电容器单元被配置为基于时钟信号对进行充电并泵浦电压，信号控制器被配置为控制时钟信号和流过泵浦电容器单元的电流，信号控制器包括时钟驱动器，时钟驱动器被配置为将时钟信号施加到泵浦电容器，并且信号控制器与穿通孔件相邻。
-
公开(公告)号：CN116230040A
公开(公告)日：2023-06-06
申请号：CN202211546157.5
申请日：2022-12-02
Applicant: 三星电子株式会社
IPC: G11C7/22
Abstract: 一种存储器封装包括多个存储器芯片以及对控制器和多个存储器芯片之间的通信进行中继并从多个存储器芯片接收多个信号的接口芯片。接口芯片包括基于多个信号输出数据信号和原始时钟信号的接收器、通过将与数据信号的一个单位间隔的1/2相对应的偏移延迟以及附加延迟施加到原始时钟信号来输出延迟时钟信号的延迟电路、以及与时钟信号同步地对数据信号进行采样的采样器。当延迟时钟信号与数据信号具有与数据信号的一个单位间隔相对应的相位差时，延迟电路输出通过从延迟时钟信号中去除偏移延迟而生成的时钟信号。
-
公开(公告)号：CN114822639A
公开(公告)日：2022-07-29
申请号：CN202111577258.4
申请日：2021-12-22
Applicant: 三星电子株式会社
IPC: G11C11/56
Abstract: 一种存储设备包括控制器和存储器设备，该控制器包括第一引脚和第二引脚，并被配置为通过第二引脚输出多级芯片使能信号。该存储器设备包括分别连接到第一引脚和第二引脚的第三引脚和第四引脚，以及共同连接到第四引脚的多个存储器芯片。多个存储器芯片分别包括在第三引脚和第一电压端子之间以菊花链结构彼此连接的多个电阻器。多个存储器芯片被配置为基于多个电阻器分别生成在第三引脚的电压电平和第一电压端子的电压电平之间划分的多个参考电压区间。
-
公开(公告)号：CN114333947A
公开(公告)日：2022-04-12
申请号：CN202111131461.9
申请日：2021-09-26
Applicant: 三星电子株式会社
Abstract: 提供了存储芯片、存储控制器以及存储芯片的操作方法。所述存储芯片包括：多个引脚；以及接口电路，所述接口电路被配置为通过所述多个引脚从存储控制器接收交换命令集，从所述交换命令集获得交换命令和交换地址，基于所述交换命令和所述交换地址生成交换使能信号，以及根据所述交换使能信号来交换并输出数据信号。
-
公开(公告)号：CN114333946A
公开(公告)日：2022-04-12
申请号：CN202111107361.2
申请日：2021-09-22
Applicant: 三星电子株式会社
Abstract: 一种存储器件包括存储单元阵列、页面缓冲器、控制逻辑电路、多个输入/输出引脚、数据总线反转(DBI)引脚和接口电路。所述页面缓冲器连接到所述存储单元阵列。所述控制逻辑电路被配置为控制所述存储单元阵列的操作。所述多个输入/输出引脚从所述控制器接收多个数据信号。所述DBI引脚从所述控制器接收DBI信号。所述接口电路对来自所述数据信号和DBI信号的具有逻辑值1的位的第一数量和具有逻辑值0的位的第二数量进行计数，并且基于所述第一数量和所述第二数量向所述页面缓冲器或所述控制逻辑电路提供所述数据信号。
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.03 seconds)
