-
公开(公告)号：CN105845734A
公开(公告)日：2016-08-10
申请号：CN201610236465.6
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种P型动态阈值晶体管、制备方法及提高工作电压的方法，该P型动态阈值晶体管至少包括：衬底结构，位于所述衬底结构上的n个阈值可调结构；所述阈值可调结构至少包含两个PMOS管和两个二极管，两个PMOS管共用体区，所述体区为P型重掺杂区；两个二极管共用P区，并以两个PMOS管共用的体区作为P区；所述第一二极管的P区与所述第一PMOS管的栅连接，所述第二二极管的P区与所述第二PMOS管的栅连接。本发明通过在两个PMOS管的栅体连接通路上各形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了P型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN104157741B
公开(公告)日：2016-07-06
申请号：CN201410459322.2
申请日：2014-09-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/18
CPC classification number: Y02P70/521
Abstract: 本发明提供一种光电探测器的制备方法，包括步骤：1）提供一硅衬底，于所述硅衬底表面形成Ge底层；2）在所述Ge底层上生长SiGe/Ge周期结构，最上一层用Ge覆盖；3）于所述SiGe/Ge周期结构及Ge底层中刻蚀出直至所述硅衬底的至少两个间隔排列的凹槽；4）采用选择性腐蚀工艺去除凹槽之间的SiGe/Ge周期结构中的SiGe，形成具有间隔的多层Ge结构；5）采用溶液法在所述多层Ge结构的表面附着金属颗粒；6）于所述SiGe/Ge周期结构表面制作电极。本发明利用金属粒子产生局域表面等离子体共振，制备出了高效率的硅基光电探测器，并且，通过多个表面的引入，进一步提高光电探测的效率。本发明步骤简单，适用于工业生产。
-
公开(公告)号：CN105633001A
公开(公告)日：2016-06-01
申请号：CN201511017224.4
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L27/12
CPC classification number: H01L21/76251 , H01L27/1207
Abstract: 本发明提供一种绝缘体岛上硅衬底材料及其制备方法，所述绝缘体岛上硅衬底材料，包括：底层硅；绝缘层，结合于所述底层硅表面，且于对应于制备晶体管沟道的位置具有直至所述底层硅或底部保留有部分绝缘层的凹槽；顶层硅，结合于所述绝缘层表面。本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽可以完全贯穿于顶层硅及底层硅之间，也可以在凹槽内保留部分的绝缘层，使得后续制备的晶体管沟道下方具有挖空区域。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。
-
公开(公告)号：CN105629519A
公开(公告)日：2016-06-01
申请号：CN201410621547.3
申请日：2014-11-06
Applicant: 江苏尚飞光电科技有限公司 , 中科院南通光电工程中心 , 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种硅基光调制器，至少包括：脊型波导，包括平板部和位于所述平板部中间，且高于所述平板部的凸条；所述脊型波导中包括第一轻掺杂区和第二轻掺杂区，第一轻掺杂区包括形成在凸条中间，且沿着所述凸条的延伸方向的纵向第一轻掺杂区和至少一个形成在所述凸条和所述平板部上，且与所述凸条相交的横向第一轻掺杂区；第二轻掺杂区和第一轻掺杂区的掺杂类型相反，且形成于第一轻掺杂区外侧的凸条和平板部中，以与第一轻掺杂区构成横向和纵向的PN结。本发明的技术方案中提供的硅基光调制器利用多个横向第一轻掺杂区与第二轻掺杂区、纵向第一轻掺杂区与第二轻掺杂区形成PN结，可以增加模场中耗尽区的面积，从而提高硅基光调制器的调制效率。
-
公开(公告)号：CN105552019A
公开(公告)日：2016-05-04
申请号：CN201511017959.7
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
CPC classification number: H01L21/76254
Abstract: 本发明提供一种绝缘体岛上硅衬底材料及其制备方法，所述绝缘体岛上硅衬底材料，包括：底层硅；绝缘层，结合于所述底层硅表面，且于对应于制备晶体管沟道的位置具有直至所述底层硅的凹槽；顶层硅，结合于所述绝缘层表面。本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽贯穿于顶层硅及底层硅之间，使得后续制备的晶体管沟道下方具有挖空区域。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。
-
Patent Agency Ranking
公开(公告)号：CN105551518A
公开(公告)日：2016-05-04
申请号：CN201610008919.4
申请日：2016-01-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/41 , G11C11/412 , H01L21/8244 , H01L27/11
CPC classification number: G11C11/41 , G11C11/412 , H01L27/11 , H01L27/1104
Abstract: 本发明提供一种SOI单端口SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三、第四NMOS晶体管组成。本发明的SRAM单元中，组成第一反相器及第二反相器的四个晶体管均采用L型栅，且L型栅的弯折角外侧区域设有重掺杂体接触区。本发明可以在牺牲较小单元面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。并且本发明制造工艺不引入额外掩膜板、与现有逻辑工艺完全兼容，单元内部采用中心对称结构，不仅有利于MOS管的尺寸和阈值电压等匹配，还有利于形成阵列，方便全定制SRAM芯片。
-
公开(公告)号：CN103137538B
公开(公告)日：2016-04-20
申请号：CN201110383797.4
申请日：2011-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Ni层，通过对Ni与Si衬底进行退火反应生成NiSi2，并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物NiSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2的区域用以制造MOS器件，从而达到减小顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
-
公开(公告)号：CN105489608A
公开(公告)日：2016-04-13
申请号：CN201610008065.X
申请日：2016-01-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11 , H01L21/8244 , G11C11/413
CPC classification number: H01L27/1104 , G11C11/413
Abstract: 本发明提供一种SOI双端口SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三、第四、第五及第六NMOS晶体管组成。本发明的SRAM单元中，组成第一、第二反相器的四个晶体管均采用L型栅，且L型栅的弯折角外侧区域设有重掺杂体接触区。本发明可以在牺牲较小单元面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。本发明制造工艺不引入额外掩膜板、与现有逻辑工艺完全兼容，单元内部采用中心对称结构，不仅有利于MOS管的尺寸和阈值电压等匹配，还有利于形成阵列，方便全定制SRAM芯片。
-
公开(公告)号：CN103325788B
公开(公告)日：2016-03-23
申请号：CN201310242397.0
申请日：2013-06-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11
Abstract: 本发明提供一种八晶体管静态随机存储器单元，至少包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；传输门，由第三NMOS晶体管、第四NMOS晶体管第五NMOS晶体管及第六NMOS晶体管组成；其中，所述第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管及第二NMOS晶体管均采用源体欧姆接触体引出结构。本发明在晶体管的源区进行与体区掺杂相同极性的重掺杂，实现源区与体区的欧姆接触，消除部分耗尽SOI晶体管的浮体效应，不需要额外增加工艺和版图，并保证了单元的高集成度。本发明与常规CMOS工艺兼容，适用于工业生产。
-
公开(公告)号：CN103560157B
公开(公告)日：2016-02-24
申请号：CN201310583275.8
申请日：2013-11-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/0352 , H01L31/18
CPC classification number: Y02P70/521
Abstract: 本发明提供一种应变结构及其制作方法，该方法至少包括以下步骤：S1：提供一衬底，在所述衬底表面自下而上依次形成一牺牲层及一第一应力层；S2：将所述第一应力层图形化，形成桥状结构；所述桥状结构包括形成于所述牺牲层表面的一对基座及连接该一对基座的至少一根桥梁；S3：在一对所述基座表面形成第二应力层；S4：采用湿法腐蚀去除所述桥梁下方及所述基座相向两端下方的牺牲层，以使所述桥梁及一对所述基座相向两端悬空，该悬空的两端卷曲使所述桥梁拉伸，得到应变结构。本发明可以给一定范围内的任意材料施加高张应力，方法简单有效、与半导体工艺兼容，具有成本低，且制作速度快的优点。
-
-
-
-
-
-
-
-
-
Search Results
476
records
(took 0.062 seconds)
