知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

40 条记录 (耗时 0.019 秒)

    一种三维立体高密度薄膜积层电容及其制备方法
    32.
    发明公开
    一种三维立体高密度薄膜积层电容及其制备方法 有权

    公开(公告)号：CN105118869A

    公开(公告)日：2015-12-02

    申请号：CN201510604366.4

    申请日：2015-09-21

    申请人： 江苏多维科技有限公司

    发明人： 丰立贤 ,  薛松生 ,  沈卫锋

    IPC分类号： H01L29/92 ,  H01L21/02 ,  H01L27/10 ,  H01L21/82

    CPC分类号： H01L29/92 ,  H01L21/02 ,  H01L21/82 ,  H01L27/10

    摘要： 本发明公开了一种三维立体高密度薄膜积层电容，包括一基片、绝缘薄膜、多层电容功能层薄膜、绝缘层、绝缘钝化层、金属连接层、电极板；多层电容功能层薄膜上覆盖有一绝缘钝化层，电极板分别与电容器各导电板薄膜相连接。本发明还公开了上述电容的制备方法，通过对基片进行刻蚀，沉积绝缘层、电容功能层绝缘钝化层等步骤制备三维立体高密度薄膜积层电容。本发明的工艺简单，不需多次光刻即可形成多层电容薄膜器件；对薄膜层数无限制，理想状况下，只要电容器尺寸足够大，电容功能层薄膜层数可为任意有限数，而成本不显著增加；可调节各薄膜使其多在纵向空间分布，可极大缩小电容器尺寸；器件由半导体薄膜工艺制作，环境耐受性、可靠性高。

    一种金属-绝缘体-金属电容结构
    33.
    发明公开
    一种金属-绝缘体-金属电容结构 有权

    公开(公告)号：CN104952939A

    公开(公告)日：2015-09-30

    申请号：CN201410114832.6

    申请日：2014-03-25

    申请人： 中芯国际集成电路制造(上海)有限公司

    发明人： 张贺丰

    IPC分类号： H01L29/92 ,  H01L29/40

    CPC分类号： H01L29/92 ,  H01L29/40 ,  H01L29/41

    摘要： 本发明涉及一种金属-绝缘体-金属电容结构，包括上极板、下极板以及位于所述上极板和所述下极板之间的电介质，其中所述上极板和所述下极板为具有多个间隔设置部分的非平面板状结构。其中所述电容结构选用金属层-绝缘层-金属层的结构，在所述结构中所述上极板和所述下极板不再选用大面积的板状结构，而是由多个部分相互连接而成，从而避免了在所述电容上方形成介电层时形成山脊状突起（hill-shape）的问题，而且所述多个部分之间相互间隔设置，在所述电容结构的上方形成层间介电层时不会形成凸起，在形成通孔或者其他图案时不会引起缺陷，可以提高器件的良率。

    制作电容器的方法及包含此种电容器的单片式集成电路
    37.
    发明公开
    制作电容器的方法及包含此种电容器的单片式集成电路 失效

    公开(公告)号：CN1947233A

    公开(公告)日：2007-04-11

    申请号：CN200580013372.7

    申请日：2005-02-23

    申请人： 英飞凌科技股份公司

    发明人： T·约翰逊

    IPC分类号： H01L21/329 ,  H01L27/082

    CPC分类号： H01L29/92 ,  H01L27/0658 ,  H01L29/66181 ,  H01L29/94

    摘要： 一种用于制作单片式集成SOI衬底电容器的方法包括如下步骤：形成绝缘沟槽(14)，所述绝缘沟槽(14)向下延伸至绝缘体(11)并环绕SOI结构的单晶硅(13)的区域(13′)，对所述单晶硅区域进行掺杂，在所述单晶硅区域的一部分上形成优选为氮化物的绝缘层区域(17′)，在所述绝缘层区域(17′)上形成掺杂的硅层区域(18)，以及在所述单晶硅区域上形成绝缘的外部侧壁间隔物(61)，其中所述外部侧壁间隔物环绕所述掺杂的硅层区域以在所述掺杂的硅层区域与所述单晶硅区域的暴露部分之间提供隔离。所述单晶硅区域(13′)、所述绝缘层区域(17′)及所述掺杂的硅层区域(18)构成所述电容器的下部电极、电介质及上部电极。

    半导体器件及其制造方法
    38.
    发明公开
    半导体器件及其制造方法 失效

    公开(公告)号：CN1638126A

    公开(公告)日：2005-07-13

    申请号：CN200510003726.1

    申请日：2005-01-06

    申请人： 株式会社东芝

    发明人： 桧山薰 ,  佐贯朋也 ,  藤井修

    IPC分类号： H01L27/00 ,  H01L21/8234

    CPC分类号： H01L21/823807 ,  H01L27/0629 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10829 ,  H01L27/10894 ,  H01L29/92

    摘要： 在同一衬底上边形成了CMOS器件等和存储器等的情况下，提高CMOS器件的载流子迁移率，而且防止存储器的可靠性因漏电流而降低。本发明的半导体器件包括：具有第1区域和与上述第1区域相邻的第2区域、且在表面上具有第1硅层的衬底；设置在上述第1区域的上述第1硅层的上边的第2硅层；具有比上述第2硅层大的晶格常数，设置在上述第2区域的上述第1硅层的上边的缓和层；以及具有与上述缓和层大致相同的晶格常数、设置在上述缓和层的上边的应变硅层。