公开(公告)号：CN110634864A

公开(公告)日：2019-12-31

申请号：CN201910527843.X

申请日：2019-06-18

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  中柴康隆

IPC: H01L27/092 ,  H01L23/522 ,  H01L23/66 ,  H01L21/8238

Abstract: 本公开的实施例涉及半导体器件及其制造方法。在半导体器件中，半导体衬底包括块体层、设置在块体层上的至少一部分区域中的掩埋氧化物层、以及掩埋氧化物层上的表面单晶层。电感器设置在半导体衬底的主表面侧上方，表面单晶层布置在半导体衬底的主表面侧。为了增大电感器的Q值，接地屏蔽是在电感器下方和掩埋氧化物层下方的块体层中形成的杂质区域。

公开(公告)号：CN104637918B

公开(公告)日：2019-09-17

申请号：CN201410645168.8

申请日：2014-11-10

Applicant: 瑞萨电子株式会社

Inventor： 渡部真平 ,  内田慎一 ,  前多正 ,  田中茂

IPC: H01L23/522 ,  H01L25/065

Abstract: 本发明涉及一种半导体器件。在第一半导体芯片中，第一多层互连层形成在第一衬底上，并且第一电感器形成在第一多层互连层中。在第二半导体芯片中，第二多层互连层形成在第二衬底上。第二电感器形成在第二多层互连层中。第一半导体芯片和第二半导体芯片在第一多层互连层和第二多层互连层彼此面对的方向上彼此重叠。此外，当在平面图中观察时，第一电感器和第二电感器彼此重叠。在Y方向上，第一绝缘膜的至少一个端部不与面对区域的端部重叠。

公开(公告)号：CN108735735A

公开(公告)日：2018-11-02

申请号：CN201810338146.5

申请日：2018-04-16

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  中柴康隆 ,  饭田哲也 ,  桑原慎一

IPC: H01L27/06 ,  H01L21/02

Abstract: 本发明提供一种半导体装置及其制造方法，其实现变压器的绝缘耐压的提高，而不会导致制造工序的复杂化。半导体装置的制造方法包括如下工序：使形成于层间绝缘膜(IL4)上的导体膜图案化，在形成相互同层的线圈(CL1b)和导体图案(CP)之后，将线圈(CL1b)和导体图案(CP)作为掩模来对层间绝缘膜(IL4)的一部分进行蚀刻，而在层间绝缘膜(IL4)的表面形成凹凸形状(US)。

公开(公告)号：CN108242443A

公开(公告)日：2018-07-03

申请号：CN201711437613.1

申请日：2017-12-26

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  藏本贵文 ,  中柴康隆

IPC: H01L27/06 ,  H01L21/8234

Abstract: 本发明的半导体器件在区域1C中包括由SOI衬底的半导体层制成的顶部电极、由绝缘层制成的电容绝缘膜、由支撑板制成的底部电极、以及底部电极耦合到支撑板的引线部分(n型的高浓度杂质区域)。区域1B中的SOI晶体管形成在绝缘层(作为薄膜)之上的半导体层的主表面之上，并且可以通过向被布置在绝缘层的背面侧上的阱施加电压来调节阈值电压。

公开(公告)号：CN107452708A

公开(公告)日：2017-12-08

申请号：CN201710333168.8

申请日：2017-05-12

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  田中敬一郎 ,  藏本贵文

IPC: H01L23/522 ,  H01L21/768 ,  G01R22/10 ,  G01R15/18

CPC classification number: H01L23/5227 ,  G01R15/18 ,  G01R15/181 ,  G01R19/0092 ,  H01F17/0013 ,  H01F27/2804 ,  H01F27/34 ,  H01F41/041 ,  H01F2017/0073 ,  H01F2017/008 ,  H01F2017/0086 ,  H01F2027/2809 ,  H01L21/32053 ,  H01L21/32055 ,  H01L21/76224 ,  H01L23/5225 ,  H01L23/528 ,  H01L23/53209 ,  H01L23/53271 ,  H01L23/552 ,  H01L29/0649 ,  G01R22/10 ,  H01L21/76838

Abstract: 本申请涉及半导体器件、电能测量仪器和半导体器件的制造方法。根据一个实施例，半导体器件包括Si衬底、形成在设置于Si衬底之上的布线层中的电感器和形成为围绕电感器的屏蔽件，其中屏蔽件包括在布线层中的其中形成电感器的层和该层之上的层中形成的金属以及在Si衬底和Si衬底之上的布线层之间形成的硅化物。

公开(公告)号：CN102306646B

公开(公告)日：2016-02-17

申请号：CN201110107289.3

申请日：2011-04-22

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一

IPC: H01L23/64 ,  H01L23/522

CPC classification number: H04B3/04 ,  H01Q3/36 ,  H01Q7/00 ,  H03H7/20

Abstract: 提供了一种电子组件和使用该电子组件的信号传输方法。在衬底上形成多个发送电感器。信号输入通道被耦合到多个发送电感器，并且同一发送信号被输入到多个发送电感器。相位差控制部被设置在信号输入通道中且以小于180°的单位来控制发送电感器之间的信号的相位差。

公开(公告)号：CN103681601A

公开(公告)日：2014-03-26

申请号：CN201310410095.X

申请日：2013-09-06

Applicant: 瑞萨电子株式会社

Inventor： 桥本隆介 ,  内田慎一 ,  中柴康隆 ,  根本敬继

IPC: H01L23/522 ,  G01R15/18

Abstract: 为了抑制电感器引起的噪声向外界泄漏并且也被配置为使得磁场强度改变到达电感器。电感器在平面图中包围内部电路并且也电耦合到内部电路。上屏蔽部分覆盖电感器的上侧，并且下屏蔽部分覆盖电感器的下侧。通过使用多层布线层来形成上屏蔽部分。上屏蔽部分具有多个第一开口。第一开口在平面图中与电感器重叠。

公开(公告)号：CN208157406U

公开(公告)日：2018-11-27

申请号：CN201820538939.7

申请日：2018-04-16

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  中柴康隆 ,  饭田哲也 ,  桑原慎一

IPC: H01L27/06 ,  H01L21/02

Abstract: 本实用新型提供一种半导体装置，其实现变压器的绝缘耐压的提高，而不会导致制造工序的复杂化。半导体装置能够利用电感耦合进行信号传送，其中，该半导体装置包括第1半导体芯片，所述第1半导体芯片具备：第1层间绝缘膜；布线层，形成于所述第1层间绝缘膜上；第2层间绝缘膜，覆盖所述布线层，且形成于所述第1层间绝缘膜上；第1电感器，形成于所述布线层；以及导体图案，形成于所述布线层，在所述第1层间绝缘膜与所述第2层间绝缘膜之间，形成有凹凸形状，所述凹凸形状包括彼此相邻的凸部和凹部，在所述凸部上配置有所述导体图案。(ESM)同样的发明创造已同日申请发明专利

公开(公告)号：CN208093537U

公开(公告)日：2018-11-13

申请号：CN201820474979.X

申请日：2018-04-04

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一

IPC: H01L21/822 ,  H01L23/64 ,  H03B5/12 ,  H03F3/45

Abstract: 本实用新型涉及半导体装置和电子电路。一种半导体装置包括：形成在第一层中并且指示固定电势的多个第一导线；以及形成在堆叠于第一层上的第二层中的电感器，并且在平面图中，多个第一导线中的位于电感器的形成区域的范围内的第一导线的布线宽度被形成为比位于电感器的形成区域的范围之外的第一导线的布线宽度窄。(ESM)同样的发明创造已同日申请发明专利