公开(公告)号：CN100364107C

公开(公告)日：2008-01-23

申请号：CN200410047237.1

申请日：2004-05-28

Applicant: 株式会社东芝

Inventor： 杉山亨 ,  野津哲郎 ,  森宏平

IPC: H01L29/737 ,  H01L29/73 ,  H01L29/205 ,  H01L29/78

CPC classification number: H01L29/1004 ,  H01L29/0817 ,  H01L29/7371

Abstract: 本发明提供一种适用于高频放大器的半导体器件，具有：由n型GaAs层构成的集电极接触层、由形成在上述集电极接触层上的n型GaAs层构成的第1集电极层、由形成在上述第1集电极层上的p型GaAs层构成的第2集电极层、由形成在上述第2集电极层上的n型InGaP层构成的第3集电极层、由形成在上述第3集电极层上，杂质浓度比上述第3集电极层高的n型InGaP层构成的第4集电极层、由形成在上述第4集电极层上的n型GaAs层构成的第5集电极层、由形成在上述第5集电极层上的p型GaAs层构成的基极层、以及由形成在上述基极层上的n型InGaP层构成的发射极层。

公开(公告)号：CN1574388A

公开(公告)日：2005-02-02

申请号：CN200410047237.1

申请日：2004-05-28

Applicant: 株式会社东芝

Inventor： 杉山亨 ,  野津哲郎 ,  森塚宏平

IPC: H01L29/737 ,  H01L29/73 ,  H01L29/205 ,  H01L29/78

CPC classification number: H01L29/1004 ,  H01L29/0817 ,  H01L29/7371

Abstract: 本发明提供一种适用于高频放大器的半导体器件，具有：由n型GaAs层构成的集电极接触层、由形成在上述集电极接触层上的n型GaAs层构成的第1集电极层、由形成在上述第1集电极层上的p型GaAs层构成的第2集电极层、由形成在上述第2集电极层上的n型InGaP层构成的第3集电极层、由形成在上述第3集电极层上，杂质浓度比上述第3集电极层高的n型InGaP层构成的第4集电极层、由形成在上述第4集电极层上的n型GaAs层构成的第5集电极层、由形成在上述第5集电极层上的p型GaAs层构成的基极层以及由形成在上述基极层上的n型InGaP层构成的发射极层。

公开(公告)号：CN102694019A

公开(公告)日：2012-09-26

申请号：CN201110255497.8

申请日：2011-08-31

Applicant: 株式会社东芝

Inventor： 吉冈启 ,  齐藤泰伸 ,  藤本英俊 ,  大野哲也 ,  斋藤涉 ,  杉山亨

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L23/3171 ,  H01L29/0661 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/7786 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供氮化物半导体器件及其制造方法。氮化物半导体器件具备第1半导体层、第2半导体层、第1电极、第2电极、第3电极、第1绝缘膜和第2绝缘膜。第2半导体层设置在第1半导体层之上。第2半导体层包含具有比第1半导体层的禁带宽度还宽的禁带宽度的氮化物半导体。第2半导体层具有孔部。第1电极设置在孔部内。第2电极设置在第2半导体层之上。第3电极在第2半导体层之上，在第2电极之间夹着第1电极地设置，与第2半导体层电连接。第1绝缘膜是含有氧的膜。第1绝缘膜设置在第1电极和孔部的内壁之间及第1电极和第2电极之间，与第3电极分离设置。第2绝缘膜是含有氮的膜。第2绝缘膜在第1电极和第3电极之间与第2半导体层相接地设置。

公开(公告)号：CN104425570A

公开(公告)日：2015-03-18

申请号：CN201410051942.2

申请日：2014-02-14

Applicant: 株式会社东芝

Inventor： 吉冈启 ,  杉山亨 ,  齐藤泰伸 ,  津田邦男

IPC: H01L29/41 ,  H01L21/336

CPC classification number: H01L29/7787 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/66674 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7788 ,  H01L29/7813 ,  H01L29/7827

Abstract: 本发明为半导体装置及其制造方法。半导体装置具备：n型第一GaN系半导体层；p型第二GaN系半导体层，位于第一GaN系半导体层上，具有第一GaN系半导体层侧的低杂质浓度区域和第一GaN系半导体层相反侧的高杂质浓度区域；n型第三GaN系半导体层，位于第二GaN系半导体层的与第一GaN系半导体层相反的一侧；栅电极，一端位于第三GaN系半导体层或第三GaN系半导体层上方，另一端位于第一GaN系半导体层，经由栅极绝缘膜与第三GaN系半导体层、低杂质浓度区域及第一GaN系半导体层相邻；第三GaN系半导体层上的第一电极；高杂质浓度区域上的第二电极；第一GaN系半导体层的与第二GaN系半导体层相反侧的第三电极。

公开(公告)号：CN104064598A

公开(公告)日：2014-09-24

申请号：CN201310737010.9

申请日：2013-12-26

Applicant: 株式会社东芝

Inventor： 藏口雅彦 ,  吉冈启 ,  汤元美树 ,  斋藤尚史 ,  大麻浩平 ,  杉山亨

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66462 ,  H01L23/291 ,  H01L29/2003 ,  H01L29/42376 ,  H01L29/518 ,  H01L29/66431 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 实施方式的半导体装置，具备：氮化物半导体层；在氮化物半导体层上形成的栅电极；在氮化物半导体层上形成的源电极；在氮化物半导体层上相对于栅电极而与源电极相反的一侧形成的漏电极；在漏电极与栅电极之间的氮化物半导体层上形成的第一氮化硅膜；以及形成在氮化物半导体层与栅电极之间、硅对氮的原子比低于上述第一氮化硅膜的第二氮化硅膜。

公开(公告)号：CN102694019B

公开(公告)日：2015-04-22

申请号：CN201110255497.8

申请日：2011-08-31

Applicant: 株式会社东芝

Inventor： 吉冈启 ,  齐藤泰伸 ,  藤本英俊 ,  大野哲也 ,  斋藤涉 ,  杉山亨

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L23/3171 ,  H01L29/0661 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/7786 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供氮化物半导体器件及其制造方法。氮化物半导体器件具备第1半导体层、第2半导体层、第1电极、第2电极、第3电极、第1绝缘膜和第2绝缘膜。第2半导体层设置在第1半导体层之上。第2半导体层包含具有比第1半导体层的禁带宽度还宽的禁带宽度的氮化物半导体。第2半导体层具有孔部。第1电极设置在孔部内。第2电极设置在第2半导体层之上。第3电极在第2半导体层之上，在第2电极之间夹着第1电极地设置，与第2半导体层电连接。第1绝缘膜是含有氧的膜。第1绝缘膜设置在第1电极和孔部的内壁之间及第1电极和第2电极之间，与第3电极分离设置。第2绝缘膜是含有氮的膜。第2绝缘膜在第1电极和第3电极之间与第2半导体层相接地设置。

公开(公告)号：CN102694011A

公开(公告)日：2012-09-26

申请号：CN201210080160.2

申请日：2012-03-23

Applicant: 株式会社东芝

Inventor： 野田隆夫 ,  尾原亮一 ,  佐野贤也 ,  杉山亨

IPC: H01L29/06 ,  H01L29/45 ,  H01L29/872

CPC classification number: H01L29/1608 ,  H01L21/0465 ,  H01L29/0619 ,  H01L29/0692 ,  H01L29/2003 ,  H01L29/43 ,  H01L29/6606 ,  H01L29/872

Abstract: 根据一个实施例，一种半导体器件包括：第一导电类型的半导体层(10)；第二导电类型的第一区(3)，其被选择性设置在所述半导体层(10)的第一主表面中；第二导电类型的第二区，其被选择性设置在所述第一主表面中并且与第一区(3)相连接；第一电极(17)，其被设置为与半导体层(10)和第一区(3)相接触；第二电极，其被设置为与第二区相接触；以及第三电极(19)，其与半导体层中的与第一主表面相对的第二主表面电气连接。