一种具有纹波抑制功能的霍尔可编程芯片

    公开(公告)号:CN111398878A

    公开(公告)日:2020-07-10

    申请号:CN202010499343.2

    申请日:2020-06-04

    Abstract: 本发明公开了一种具有纹波抑制功能的霍尔可编程芯片,具体涉及芯片设计领域,主要包括霍尔阵列、斩波放大器、纹波抑制模块、编程控制模块、存储模块、基准电压模块、可调放大器和稳压器,其通过纹波抑制模块对纹波电压进行积分,将纹波电压补偿至斩波放大器的输入端,从而达到抑制纹波的作用,同时通过基准电压模块、存储模块和编程控制模块,可以精确的对基准电压和可调放大器进行调节,从而调节最终的芯片输出。本发明通过个模块之间的配合,能够有效的提高霍尔芯片的电压输出精度,同时不受外部供电电压变化影响,保证了输出的稳定。

    基准可调的可编程线性霍尔传感器芯片

    公开(公告)号:CN107356890A

    公开(公告)日:2017-11-17

    申请号:CN201710462378.7

    申请日:2017-06-19

    CPC classification number: G01R33/07

    Abstract: 本发明公开了一种基准可调的可编程线性霍尔传感器芯片,其包括霍尔盘、斩波放大器、基准电压控制电路、可调增益放大器、静态输出控制电路,霍尔盘感应磁场信号将其转化为霍尔电压信号,通过斩波放大器,消除失调,进入可调增益放大器,通过基准电压控制电路控制斩波放大器的基准电压,通过增益调整电路控制可调增益放大器的增益,通过零点调整电路控制调节静态输出控制电路的零点输出。本发明的优点在于:1、不仅可以实现内部基准的输出,而且可以允许外部基准的输入,实现静态输出电压跟随外部基准电压。2、能够实现静态输出电压的一致性,解决了由于制作工艺误差而导致的输出电压不同的问题。3、能够精确控制增益大小。

    一种带隔离功能的熔丝可编程控制电路

    公开(公告)号:CN118762737B

    公开(公告)日:2025-02-11

    申请号:CN202411240561.9

    申请日:2024-09-05

    Abstract: 一种带隔离功能的熔丝可编程控制电路,设置有电源隔离控制电路单元、熔丝电路单元以及地线隔离控制电路单元;电源隔离控制电路单元和地线隔离控制电路单元分别与熔丝电路单元连接。该带隔离功能的熔丝可编程控制电路在使用时通过电源隔离控制电路单元对电源隔离控制电路单元中编程电源的隔离和地线隔离控制电路单元对电源隔离控制电路单元中编程地线的隔离,避免芯片在上电过程中或使用过程中受电源毛刺干扰被异常熔断,提高熔丝编程的可靠性。

    一种集成磁芯及水平型霍尔元件的集成芯片及其制备方法

    公开(公告)号:CN118393408B

    公开(公告)日:2024-10-18

    申请号:CN202410855624.5

    申请日:2024-06-28

    Abstract: 一种集成磁芯及水平型霍尔元件的集成芯片及其制备方法,通过晶圆键合方式将两片磁通聚集器分别与霍尔ASIC芯片对准,然后分别晶圆键合至霍尔ASIC芯片的上表面和下表面,形成一体化的集成芯片;在每片磁通聚集器中均设置有磁通聚磁薄膜,在水平型霍尔ASIC芯片设置有水平型霍尔元件。本发明通过磁通聚集器与霍尔ASIC芯片形成一体化的集成芯片,其中磁通聚磁薄膜能起到汇聚磁感应线、放大被检测磁场强度,实现与铁磁芯相同的功能。该集成芯片无需使用大块铁磁芯,能够实现霍尔电流检测芯片的微型化;实磁通聚磁薄膜与水平型霍尔元件的微米级精对准,明显优于目前磁铁芯装配的对齐精度。

    一种带隔离功能的熔丝可编程控制电路

    公开(公告)号:CN118762737A

    公开(公告)日:2024-10-11

    申请号:CN202411240561.9

    申请日:2024-09-05

    Abstract: 一种带隔离功能的熔丝可编程控制电路,设置有电源隔离控制电路单元、熔丝电路单元以及地线隔离控制电路单元;电源隔离控制电路单元和地线隔离控制电路单元分别与熔丝电路单元连接。该带隔离功能的熔丝可编程控制电路在使用时通过电源隔离控制电路单元对电源隔离控制电路单元中编程电源的隔离和地线隔离控制电路单元对电源隔离控制电路单元中编程地线的隔离,避免芯片在上电过程中或使用过程中受电源毛刺干扰被异常熔断,提高熔丝编程的可靠性。

    一种单芯片集成3D霍尔器件及其制备方法

    公开(公告)号:CN118434265B

    公开(公告)日:2024-09-17

    申请号:CN202410890900.1

    申请日:2024-07-04

    Abstract: 一种单芯片集成3D霍尔器件及制备方法,其中单芯片集成3D霍尔器件设置有:STI隔离槽、第一P型埋层、第二P型埋层、N型电极、氧化层、第三P型阱和金属层。该单芯片集成3D霍尔器件包括有4个第一N型电极和1个第二N型电极,其中4个第一N型电极中在检测垂直磁场时互相垂直的电极互为偏置电极和霍尔电压检测电极,在检测水平磁场时4个第一N型电极代表X或Y方向电流,当有垂直于电流方向的平行磁场穿过时,沿另一个垂直方向会产生感应电势,集中在第二N型电极,从而检测到Y或X方向磁场感应产生的霍尔电压。该器件在P型硅晶圆衬底中形成,其霍尔有源功能区的最大尺寸仅在30μm~50μm范围内,因此其尺寸非常小。

    一种集成磁芯及水平型霍尔元件的集成芯片及其制备方法

    公开(公告)号:CN118393408A

    公开(公告)日:2024-07-26

    申请号:CN202410855624.5

    申请日:2024-06-28

    Abstract: 一种集成磁芯及水平型霍尔元件的集成芯片及其制备方法,通过晶圆键合方式将两片磁通聚集器分别与霍尔ASIC芯片对准,然后分别晶圆键合至霍尔ASIC芯片的上表面和下表面,形成一体化的集成芯片;在每片磁通聚集器中均设置有磁通聚磁薄膜,在水平型霍尔ASIC芯片设置有水平型霍尔元件。本发明通过磁通聚集器与霍尔ASIC芯片形成一体化的集成芯片,其中磁通聚磁薄膜能起到汇聚磁感应线、放大被检测磁场强度,实现与铁磁芯相同的功能。该集成芯片无需使用大块铁磁芯,能够实现霍尔电流检测芯片的微型化;实磁通聚磁薄膜与水平型霍尔元件的微米级精对准,明显优于目前磁铁芯装配的对齐精度。

Patent Agency Ranking