公开(公告)号：CN118043947A

公开(公告)日：2024-05-14

申请号：CN202280064800.2

申请日：2022-09-27

Applicant: 信越半导体株式会社

Inventor： 铃木温 ,  水泽康 ,  松原寿树 ,  阿部达夫 ,  大槻刚

IPC: H01L21/322 ,  H01L21/20 ,  H01L21/205

Abstract: 本发明为一种外延片的制造方法，其中，使用减压CVD装置，在减压下将含有硅与碳的吸杂外延膜形成在硅基板上，并在该吸杂外延膜上形成硅外延膜。由此，提供一种低成本且低污染的含有碳的外延片及用以制造该外延片的方法。

公开(公告)号：CN115803875A

公开(公告)日：2023-03-14

申请号：CN202180044129.0

申请日：2021-05-26

Applicant: 信越半导体株式会社

Inventor： 大槻刚 ,  竹野博

IPC: H01L23/32 ,  H01L23/14

Abstract: 本发明是一种半导体装置的制造方法，所述半导体装置使用了用贯穿电极将在单晶硅基板上形成的半导体元件之间连接的中介层基板，其特征在于，包含以下工序：准备包含掺杂剂的所述单晶硅基板；在所述单晶硅基板上形成所述半导体元件及所述贯穿电极而获得所述中介层基板；通过对所述单晶硅基板中的至少所述贯穿电极的形成部周边照射粒子束，从而使所述贯穿电极的形成部周边区域的所述掺杂剂惰性化。由此，提供一种半导体装置的制造方法，能够制造改善了传输损耗特性的半导体装置。

公开(公告)号：CN115668465A

公开(公告)日：2023-01-31

申请号：CN202180035761.9

申请日：2021-03-10

Applicant: 信越半导体株式会社

Inventor： 大槻刚 ,  阿部达夫

IPC: H01L21/316 ,  H01L21/304 ,  H01L21/31 ,  H01L21/66

Abstract: 本发明涉及一种半导体基板的热氧化膜形成方法，其具有下述工序：相关关系获取工序，其中，预先准备由清洗而形成的化学氧化膜的构成各不相同的多个半导体基板，在相同的热氧化处理条件下进行热氧化处理从而形成热氧化膜，求出化学氧化膜的构成与热氧化膜的厚度的相关关系；清洗条件确定工序，其中，根据在相关关系获取工序中得到的相关关系，以使形成于半导体基板的热氧化膜的厚度为规定厚度的方式确定化学氧化膜的构成，并同时确定形成具有确定出的化学氧化膜的构成的化学氧化膜的清洗条件；基板清洗工序，其中，在所确定的清洗条件下对半导体基板进行清洗；热氧化膜形成工序，其中，对于进行了清洗的所述半导体基板，在与相关关系获取工序中的热氧化处理条件相同的条件下，对半导体基板进行热氧化处理，在所述半导体基板表面形成热氧化膜。由此，能够再现性良好地将热氧化膜形成为如预期的膜厚。

公开(公告)号：CN114270485A

公开(公告)日：2022-04-01

申请号：CN202080059729.X

申请日：2020-06-04

Applicant: 信越半导体株式会社

Inventor： 大槻刚

IPC: H01L21/66

Abstract: 本发明涉及半导体基板的评价方法，其评价半导体基板的电气特性，包含以下工序：在半导体基板的表面形成pn结；在晶圆卡盘上搭载半导体基板，晶圆卡盘设置有对半导体基板表面进行光照射的装置及测量照射的光的光量的装置；对半导体基板表面进行预定时间的光照射；以及至少测量关闭光照射后的pn结的光照射后的产生载流子量。由此，提供一种半导体基板的评价方法，该方法在对与CCD、CMOS图像传感器等要求高成品率的产品所使用的晶圆的余像特性对应的特性进行评价时，不进行使用了工艺设备的元件的制作，在晶圆状态下也能够进行与形成实际的固体摄像元件时同样的评价。

公开(公告)号：CN112154229A

公开(公告)日：2020-12-29

申请号：CN201980032658.1

申请日：2019-04-02

Applicant: 信越半导体株式会社

Inventor： 大槻刚 ,  玉塚正郎

IPC: C25D17/10 ,  C01B33/02 ,  C25D17/00

Abstract: 本发明提供一种阳极氧化装置，其用于在被处理基板上形成多孔层，所述阳极氧化装置的特征在于，具备：填充有电解质溶液的电解槽；配置于所述电解质溶液中的阳极和阴极；以及使所述电解质溶液中的所述阳极与所述阴极的电极间通电的电源，所述阳极为所述被处理基板，所述阴极通过在硅基板表面上形成氮化膜而成。由此，提供一种在利用HF溶液中的电化学反应而形成多孔硅的阳极氧化中，对HF溶液中的电化学反应具有耐受性且无金属污染等，并比以往更便宜的阴极材料。此外，以比以往更便宜的方式提供高质量的多孔硅。

公开(公告)号：CN110678964A

公开(公告)日：2020-01-10

申请号：CN201880034863.7

申请日：2018-05-25

Applicant: 信越半导体株式会社

Inventor： 大槻刚 ,  水泽康 ,  铃木克佳 ,  石崎顺也

IPC: H01L21/205 ,  C23C16/44 ,  C30B25/18 ,  C30B29/06 ,  H01L21/322

Abstract: 本发明为一种外延片的制造方法，其在硅基板上形成外延层，其具有在所述外延层中形成原子层的工序，所述原子层由选自氧、碳、氮、锗、锡、硼及磷组成的组中的一种元素的原子形成，且厚度为5nm以下，使用SiH4气体，形成与所述原子层相接的外延层。由此，能够提供一种可在外延层中稳定地导入氧等的原子层的制造外延片的方法。

公开(公告)号：CN106415806B

公开(公告)日：2019-06-04

申请号：CN201580024451.1

申请日：2015-02-25

Applicant: 信越半导体株式会社

Inventor： 大槻刚

IPC: H01L21/66 ,  H01L21/02 ,  H01L27/12

CPC classification number: H01L22/14 ,  H01L21/02 ,  H01L23/66 ,  H01L27/12 ,  H01L27/1203

Abstract: 本发明涉及一种SOI基板的评估方法，包含：预先于测定用SOI基板形成装置，求取测定用SOI基板的界面态密度与施加高周波时漏功率的关系，或是将界面态密度换算为电阻而求取换算的电阻与该漏功率的关系；测定评估对象SOI基板的界面态密度而求取界面态密度，或是求取基于界面态密度所换算得出的电阻；以及借由测定评估对象SOI基板的界面态密度，基于预先求取界面态密度与漏功率的关系，评估评估对象SOI基板的漏功率，或是借由测定评估对象SOI基板的界面态密度所换算的电阻，基于预先求取电阻与漏功率的关系，评估评估对象SOI基板的漏功率。如此，不实际测定高周波特性，借由尽可能简单的方法评估适合高周波的基板。

公开(公告)号：CN104303280B

公开(公告)日：2016-12-28

申请号：CN201380025843.0

申请日：2013-04-25

Applicant: 信越半导体株式会社

Inventor： 大槻刚

IPC: H01L21/66

CPC classification number: G01R31/2601 ,  H01L22/14 ,  H01L22/34 ,  H01L29/0638 ,  H01L29/1095

Abstract: 本发明是在EP基板1上，成长与EP基板1不同的导电型EP层2。在EP层2上形成分离氧化膜9。通过离子注入，形成与EP层2相同的导电型井5，并且在分离氧化膜9的正下方利用自对准形成通道阻绝层10。在井5中，使与井5不同的导电型掺杂物扩散而在井5内形成pn接合7。形成多个以扩散层6作为一电极、以EP基板1的背面1a作为另一电极的单元20而用作TEG，对来自井中的空乏层8以及EP层2与EP基板1的界面的空乏层4的2个空乏层的接合漏电电流进行测定。因此，可提供一种可对CCD、CMOS传感器等要求高良率的产品中使用的高质量晶圆的漏电电流特性高精度地进行评价的半导体基板的评价方法以及半导体基板及半导体装置。